【技术实现步骤摘要】
图案化方法
[0001]本专利技术构思涉及图案化方法。
技术介绍
[0002]光刻和蚀刻工艺(“光刻蚀刻”)通常用于半导体器件制造，例如在硬掩模层、电介质层、金属层或半导体层中形成沟槽、开口或其他图案。图案如沟槽图案可在抗蚀剂层中以光刻方式限定(即，曝光和显影)，并通过蚀刻转移至下覆层。基于光刻蚀刻的图案的最小临界尺寸(CD)取决于用于暴露抗蚀剂的光的波长。因此，与基于例如193i的当前技术相比，极紫外光刻(EUVL)能够实现CD减小的图案。
[0003]在间隔辅助多重图案化技术(也称为自对准多图案化技术)如SADP或SAQP中，心轴线和间隔线(spacer line)的光栅状图案化层可用于在下覆层中形成亚光刻紧密间距线图案。多重图案化可以与阻断技术结合以使得能够形成中断或不连续的线路。
[0004]EP 3618103公开了一种基于补充有间隔辅助(SA)技术的两种光刻蚀刻工艺组合的图案化方法。因此，该方法被称为“SALELE”图案化工艺。两个LE工艺允许在目标层中形成两组交替的沟槽。采用两个LE工艺，通过组...
【技术保护点】
【技术特征摘要】
1.一种图案化方法，所述方法包括：在用于记忆第一和第二下沟槽(32,50)的图案的下部图案记忆层(14)上，形成第一上部阻挡(16)的图案，然后形成上部图案记忆层(18)，然后形成第二上部阻挡(22)的图案；随后，使用光刻和蚀刻在上部图案记忆层(18)中图案化上沟槽(28)，并沿上沟槽(28)的侧壁形成间隔线(30)，以限定提供间隔的上沟槽(28
’
)，至少一个子集被相应的第一上部阻挡(16)中断；通过将提供间隔的上沟槽(28
’
)蚀刻到下部图案记忆层(14)中，在下部图案记忆层(14)中图案化第一下沟槽(32)，第一下沟槽(32)的至少一个子集被保留在由第一上部阻挡(16)中的相应阻挡限定的位置处的相应下部图案记忆层部分(14a)中断；随后，形成辅助沟槽掩模堆叠体(46)并使用光刻和蚀刻使其中的辅助沟槽(48)图案化；和此后，对下部图案记忆层(14)中的第二下沟槽(50)进行图案化，图案化包括：使用图案化的辅助沟槽掩模堆叠体(46)、间隔线(30)和第二上部阻挡(22)作为蚀刻掩模，第二下沟槽(50)的至少一个子集被保留在由第二上部阻挡(22)中的相应阻挡所限定位置处的相应下部图案记忆层部分(14b)中断。2.如权利要求1所述的方法，其中，形成第一上部阻挡(16)的图案和/或第二上部阻挡(22)的图案包括：形成辅助阻挡掩模层(102、202)和在其中的阻挡开口(104、204)；以及在阻挡开口中沉积阻挡材料(16,208)。3.如权利要求1或2所述的方法，其中，形成第一上部阻挡(16)的图案和/或第二上部阻挡(22)的图案包括：形成阻挡材料层(201)，然后形成辅助阻挡掩模层(202)；在辅助阻挡掩模层中形成辅助阻挡开口(204)；在辅助阻挡开口(204)中沉积辅助阻挡材料(208)；辅助阻挡掩模层(202)选择性去除至辅助阻挡材料(208)；和随后，使用剩余辅助阻挡材料(208)作为蚀刻掩模，对阻挡材料层(201)进行图案化。4.如权利要求2或3所述的方法，其中，阻挡材料或辅助阻挡材料(16、208)沉积在辅助阻挡掩模层(102、202)上和阻挡开口(104、204)中，然后进行回蚀以暴露辅助阻挡掩模层，使得阻挡材料或辅助阻挡材料保留在阻挡开口中；或者其中辅助阻挡材料(208)选择性沉积在辅助阻挡开口(204)的底部表面上。5.如前述权利要求中任一项所述的方法，其中，上沟槽(28)的图案化包括：在上部图案记忆层(18)上形成上辅助沟槽掩模堆叠体(24)，在其中使辅助上沟槽(26)图案化包括：使用光刻和蚀刻，并将辅助上沟槽(26)蚀刻到上部图案记忆层(18)中，其中，形成第二上部阻挡(22)的至少一个子集，使得其相应部分突出到将形成辅助上沟槽(26)的区域中，其中所述方法还包括：从辅助上沟槽蚀刻掉所述相应部分。6.如权利要求5所述的方法，其中，补充图案记忆层(20)形成在上...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。