本发明公开一种半导体封装件及其制造方法。该半导体封装件包括：半导体芯片，其表面设有多个外接端子；引线框架，其具有多个用于与外部电路连接的管脚；连接部，其包括作为连接线路的多条引线以及用于承载多条引线的绝缘基材层，其中引线的一端与外接端子...

本申请公开了一种半导体器件，该半导体器件包括：衬底；外延层，位于衬底的表面上；体区，自外延层的表面延伸至外延层中；掺杂区，自体区表面延伸至体区中；栅叠层，位于体区的表面；以及导电通道，包括穿过体区并至少延伸至外延层中的沟槽以及填充在沟槽...

本申请公开了一种半导体器件，该半导体器件包括：作为体区的半导体衬底；掺杂区，自体区的第一表面延伸至体区中；栅叠层，位于体区的第一表面；导电通道，包括沿体区的厚度方向贯穿体区的沟槽以及填充在沟槽内的导电材料，且导电通道与掺杂区分隔；以及漏...

本申请公开了一种半导体器件，该半导体器件包括：衬底；体区，位于衬底的表面上；掺杂区，自体区表面延伸至体区中；栅叠层，位于体区的表面；以及导电通道，包括穿过体区并与衬底接触的沟槽以及填充在所述沟槽内的导电材料，导电通道与掺杂区分隔，其中，...

本申请公开了一种半导体器件及其制造方法，该半导体器件包括：衬底；体区，位于衬底的表面上；掺杂区，自体区表面延伸至体区中；栅叠层，位于体区的表面；以及导电通道，包括穿过体区并与衬底接触的沟槽以及填充在所述沟槽内的导电材料，导电通道与掺杂区...

本申请公开了一种半导体器件及其制造方法，该半导体器件包括：衬底；外延层，位于衬底的表面上；体区，自外延层的表面延伸至外延层中；掺杂区，自体区表面延伸至体区中；栅叠层，位于体区的表面；以及导电通道，包括穿过体区并至少延伸至外延层中的沟槽以...

本申请公开了一种半导体器件及其制造方法，该半导体器件包括：作为体区的半导体衬底；掺杂区，自体区的第一表面延伸至体区中；栅叠层，位于体区的第一表面；导电通道，包括沿体区的厚度方向贯穿体区的沟槽以及填充在沟槽内的导电材料，且导电通道与掺杂区...

本申请公开了一种半导体结构，该半导体结构用于形成多个器件和测试结构，该半导体结构包括：半导体衬底；外延层，位于半导体衬底的第一表面上；体区，为第一掺杂类型，位于外延层上；沟槽，由体区表面延伸至外延层内；隔离层，至少覆盖沟槽的部分表面；以...

本申请公开了一种半导体结构与半导体器件，该半导体结构包括：半导体衬底；外延层，为第一掺杂类型，位于半导体衬底的第一表面上；阱区，为第二掺杂类型，位于外延层上，阱区的掺杂浓度大于外延层的掺杂浓度，第二掺杂类型与第一掺杂类型相反；掺杂区，为...

本申请公开了一种半导体结构及测试系统。该半导体结构包括：衬底；位于所述衬底内的多个沟槽；介质层，形成于每个所述沟槽的暴露表面；以及多晶硅，填充在每个所述沟槽内部，其中，所述多个沟槽包括至少一个第一沟槽和至少一个第二沟槽，填充在所述第二沟...

本申请公开了一种半导体结构及测试系统。该半导体结构包括：衬底；掺杂层，形成于所述衬底的第一表面；以及多个沟槽，每个所述沟槽贯穿所述掺杂层并延伸至所述衬底内，其中，所述多个沟槽包括至少一个第一沟槽和至少一个第二沟槽，每个所述第二沟槽用于形...

本申请公开了一种半导体结构及其测试方法，该半导体结构用于形成多个器件和测试结构，该半导体结构包括：半导体衬底；外延层，位于半导体衬底的第一表面上；体区，为第一掺杂类型，位于外延层上；沟槽，由体区表面延伸至外延层内；隔离层，至少覆盖沟槽的...

本发明公开一种沟槽分离栅MOS器件的制造方法，包括：在第一导电类型的衬底上形成第一导电类型的外延层；形成沟槽，沟槽自外延层的远离衬底的表面延伸进入外延层；形成氧化层，覆盖沟槽的侧壁和底部；形成分栅多晶硅层，部分填充沟槽；在分栅多晶硅层上...

本申请公开了一种半导体结构及其制造方法与半导体器件，该半导体结构包括：半导体衬底；外延层，为第一掺杂类型，位于半导体衬底的第一表面上；阱区，为第二掺杂类型，位于外延层上，阱区的掺杂浓度大于外延层的掺杂浓度，第二掺杂类型与第一掺杂类型相反...

本申请公开了一种半导体结构、测试系统、测试方法及半导体结构的制作方法。该半导体结构包括：衬底；位于所述衬底内的多个沟槽；介质层，形成于每个所述沟槽的暴露表面；以及多晶硅，填充在每个所述沟槽内部，其中，所述多个沟槽包括至少一个第一沟槽和至...

本申请公开了一种半导体结构、测试系统、测试方法及半导体结构的制作方法。该半导体结构包括：衬底；掺杂层，形成于所述衬底的第一表面；以及多个沟槽，每个所述沟槽贯穿所述掺杂层并延伸至所述衬底内，其中，所述多个沟槽包括至少一个第一沟槽和至少一个...