一种半导体封装件及其制造方法技术

本发明专利技术公开一种半导体封装件及其制造方法。该半导体封装件包括：半导体芯片，其表面设有多个外接端子；引线框架，其具有多个用于与外部电路连接的管脚；连接部，其包括作为连接线路的多条引线以及用于承载多条引线的绝缘基材层，其中引线的一端与外接端子连接，另一端与管脚连接；以及封装胶体，其包覆半导体芯片、引线框架和连接部，管脚暴露于封装胶体的外侧。本发明专利技术通过连接部上的引线连接半导体芯片的外接端子与引线框架外围的管脚，即利用连接部电连接代替了金属焊线电连接，从而省略了焊线工序，解决了金属焊线焊接不良所带来产品良率低的问题。

【技术实现步骤摘要】
一种半导体封装件及其制造方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体封装件及其制造方法。
技术介绍
传统以引线框架为芯片承载件的半导体封装件，例如四方扁平式半导体封装件(QuadFlatPackage，QFP)、四方扁平无管脚式(QuadFlatNon-leaded，QFN)半导体封装件等，其制作方式均是在一具有芯片座及多个管脚的引线框架上粘结半导体芯片，通过多条金属焊线将芯片表面的外接端子同引线框架上的管脚进行电性连接，最后以封装胶体包覆该芯片和金属焊线，形成半导体封装件。随着市场对消费类电子的性能需求不断提升，对半导体芯片以及半导体封装件的性能也提出了更高的要求。以中高端消费电子产品为例，其所使用的QFN产品中，引线框架四周的管脚数量基本不少于60个，金属焊线数量基本上大于100根。而在实际封装制程中，焊线工序中所易发生的焊线冲弯、焊接不良是导致QFN产品良率较低的重要因素，而且随着金属焊线数量增多，产品良率越低。
技术实现思路
本专利技术的目的在于提供一种半导体封装件及其制造方法，该半导体封装件能够避免焊线冲弯、降低焊点异常发生频率，提高半导体封装件长期使用的可靠性。根据本专利技术的一个方面，提供了一种半导体封装件，包括：半导体芯片，其表面设有多个外接端子；引线框架，其具有多个用于与外部电路连接的管脚；连接部，其包括作为连接线路的多条引线以及用于承载多条引线的绝缘基材层，其中引线的一端与外接端子连接，另一端与管脚连接；以及封装胶体，其包覆半导体芯片、引线框架和连接部，管脚暴露于封装胶体的外侧。进一步地，绝缘基材层具有相对的第一表面和第二表面，其中第一表面靠近半导体芯片，第二表面靠近引线框架；引线包括位于第一表面的第一引线、位于第二表面的第二引线、以及位于绝缘基材层内部的连接线；第一引线的一端与半导体芯片的外接端子连接，另一端与连接线连接；第二引线的一端与引线框架的管脚连接，另一端与连接线连接。进一步地，绝缘基材层具有相对的第一表面和第二表面，其中第一表面靠近半导体芯片，第二表面靠近引线框架；引线的一端暴露于第一表面且与半导体芯片的外接端子连接，引线的另一端暴露于第二表面且与引线框架的管脚连接，引线的其它部分位于绝缘基材层内部。进一步地，连接部设有用于与半导体芯片定位的定位点。进一步地，绝缘基材层表面设有包覆引线的绝缘层。进一步地，绝缘基材层的第二表面设有粘接层，绝缘基材层通过粘接层贴附于引线框架表面。进一步地，引线的两端分别设有用于与半导体芯片的外接端子和引线框架的管脚连接的焊盘。进一步地，焊盘的表面突出绝缘基材层的表面。进一步地，焊盘的表面镀有镍或锡金属。如前所述的半导体封装件，进一步地，连接部为柔性电路板。根据本专利技术的另一个方面，提供了一种半导体封装件的制造方法，包括如下步骤：将连接部固定于引线框架表面，连接部包括作为连接线路的多条引线以及用于承载多条引线的绝缘基材层；将引线的一端与半导体芯片的外接端子连接，将引线的另一端与引线框架的管脚连接；利用封装胶体包覆半导体芯片、引线框架和连接部，并至少暴露出引线框架的管脚。进一步地，还包括制作连接部的步骤：在绝缘基材层中形成多条引线；在引线一端形成用于连接外接端子的焊盘，在引线另一端形成用于连接管脚的焊盘。进一步地，前述连接部为柔性电路板。本专利技术的有益效果如下：本专利技术提供的半导体封装件，采用连接部中的引线连接半导体芯片的外接端子与引线框架的管脚，即利用连接部电连接代替了传统的金属焊线电连接，也就省略了焊线工序，解决了因焊线冲弯与金属焊线焊接不良所导致的产品良率低的问题。并且，由于采用连接部电连接代替了金属焊线电连接，所以在加工过程中，可以通过贴装、回流焊等工艺完成连接部的电连接，经实践证明，可有效缩短产品的制程，提高产品的制造效率。附图说明下面结合附图对本专利技术的具体实施方式作进一步详细的说明。图1示出本专利技术实施例中半导体封装件的结构示意图。图2示出本专利技术实施例中引线框架和连接部的连接结构示意图。图3示出本专利技术实施例中半导体芯片、连接部和引线框架的连接结构剖视图。具体实施方式为了更清楚地说明本专利技术，下面结合优选实施例和附图对本专利技术做进一步的说明。附图中相似的部件以相同的附图标记进行表示。为了清楚起见，附图中的各个部分没有按比例绘制。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本专利技术的保护范围。如图1-3所示，本专利技术实施例提供一种半导体封装件，该半导体封装件类似于QFN封装结构，其包括：半导体芯片10、引线框架20、连接部30和封装胶体(未示出)。半导体芯片10的表面设有多个外接端子11(也被称为PAD或焊点)。优选地，半导体芯片10的所有外接端子11均位于半导体芯片10的同一侧，以利于通过连接部30与引线框架20连接，进而与外部电路连接。引线框架20作为集成电路的芯片载体，起到半导体芯片10与外部电路连接的桥梁作用。具体地，引线框架20包括用于固定半导体芯片10的芯片座(未图示)，芯片座四周设置有若干用于与外部电路连接的管脚21。按照微电子行业的一般定义，将引线框架20(或芯片座)用于与半导体芯片10连接的一面称为“正面”，另外一面称为“背面”。连接部30包括绝缘基材层31和多条引线32，引线32的两端分别与外接端子11和管脚21连接。封装胶体用于包覆半导体芯片10、引线框架20和连接部30，起到保护其中的半导体芯片10免受侵蚀、氧化的作用。其中，为了方便与外部电路进行连接，引线框架20的管脚21局部从封装胶体暴露，比如可以采用类似于QFN封装的方式，管脚21从封装胶体的侧面和/或背面裸露。在实际产品中，引线框架20的背面也暴露于封装胶体的外侧，以利于半导体封装件的散热。在某些产品中，还可以将管脚21和引线框架20的背面焊锡到印刷电路板(PrintedCircuitBoard，PCB)。传统工艺中，引线框架20借助于键合材料，例如金丝、铝丝、铜丝等金属焊线以及金属凸块等，实现半导体芯片10与外部电路的电连接以形成电气回路。确切地说，引线框架20是通过其四周的管脚21，并主要借助于金属焊线实现半导体芯片10的外接端子11与外部电路的电连接。但是在封装过程中，当融化的塑封材料以一定的模流速度填充到产品内部时，难以避免地会对其中的金属焊线产生压力，这就是业内俗称的焊线冲弯(wiresweep)。随着市场对芯片及半导体封装件性能的要求不断提高，金属焊线的数量大大增加，同时芯片及半导体封装件朝向小型化发展，造成金属焊线的密度越来越高，焊线工序的工艺难度大幅提高，生产效率大幅下降，并且金属焊线焊接不良、焊线冲弯等原因，也导致产品良率大幅度下降。而本专利技术实施例提供的半导体封装件，通过连接部30上的引线32连接半导体芯片10的外接端子11与引线框架20外围的管脚21，即利用连接部30电连接代替了金属焊线电连接本文档来自技高网...

【技术保护点】
1.一种半导体封装件，其特征在于，包括：/n半导体芯片，其表面设有多个外接端子；/n引线框架，其具有多个用于与外部电路连接的管脚；/n连接部，其包括作为连接线路的多条引线以及用于承载多条所述引线的绝缘基材层，其中所述引线的一端与所述外接端子连接，另一端与所述管脚连接；以及/n封装胶体，其包覆所述半导体芯片、引线框架和连接部，所述管脚暴露于所述封装胶体的外侧。/n

【技术特征摘要】
1.一种半导体封装件，其特征在于，包括：
半导体芯片，其表面设有多个外接端子；
引线框架，其具有多个用于与外部电路连接的管脚；
连接部，其包括作为连接线路的多条引线以及用于承载多条所述引线的绝缘基材层，其中所述引线的一端与所述外接端子连接，另一端与所述管脚连接；以及
封装胶体，其包覆所述半导体芯片、引线框架和连接部，所述管脚暴露于所述封装胶体的外侧。


2.根据权利要求1所述的半导体封装件，其特征在于，所述绝缘基材层具有相对的第一表面和第二表面，其中所述第一表面靠近所述半导体芯片，所述第二表面靠近所述引线框架；
所述引线包括位于所述第一表面的第一引线、位于所述第二表面的第二引线、以及位于绝缘基材层内部的连接线；
所述第一引线的一端与所述半导体芯片的外接端子连接，另一端与所述连接线连接；所述第二引线的一端与所述引线框架的管脚连接，另一端与所述连接线连接。


3.根据权利要求1所述的半导体封装件，其特征在于，所述绝缘基材层具有相对的第一表面和第二表面，其中所述第一表面靠近所述半导体芯片，所述第二表面靠近所述引线框架；
所述引线的一端暴露于所述第一表面且与所述半导体芯片的外接端子连接，所述引线的另一端暴露于所述第二表面且与所述引线框架的管脚连接，所述引线的其它部分位于所述绝缘基材层内部。


4.根据...

【专利技术属性】
技术研发人员：戴建业，刘伟，韦仕贡，张彦秀，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：发明
国别省市：北京;11