【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体器件制造领域，更具体地，涉及一种半导体器件及其制造方法。
技术介绍
沟槽型VDMOS(verticaldouble-diffusedmetaloxidesemiconductorfieldeffecttransistor，垂直双扩散金属氧化物半导体场效应晶体管)通过在沟槽(Trench)侧壁生长栅介质层并填充导电材料而形成栅极。这种沟槽栅结构大大提高了功率器件平面面积的利用效率，使得单位面积可获得更大的器件单元沟道宽度和电流密度，从而使器件获得更大的电流导通能力。目前沟槽型VDMOS已广泛应用于电机调速、逆变器、电源、电子开关、音响、汽车电器等多种领域。沟槽型VDMOS因含有U型沟槽结构，因此也被称为UMOS。图1示出了现有技术中UMOS器件的结构示意图。如图1所示，典型的UMOS器件包括衬底10、外延层11、体区12、U型沟槽、源区15、接触孔16以及沟道17。其中U型沟槽的侧壁形成有栅介质层13，U型沟槽内填充有作为栅极导体14的导电材料。在传统的UMOS制造工...
【技术保护点】
1.一种半导体器件，其特征在于，包括：/n衬底；/n体区，位于所述衬底的表面上；/n掺杂区，自所述体区表面延伸至所述体区中；/n栅叠层，包括栅介质层和栅极导体层，所述栅介质层覆盖所述体区的表面，所述栅极导体层位于所述栅介质层上；以及/n导电通道，包括穿过所述体区并与所述衬底接触的沟槽以及填充在所述沟槽内的导电材料，所述导电通道与所述掺杂区分隔，/n其中，所述体区为第一掺杂类型，所述衬底、所述导电通道以及所述掺杂区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，/n所述栅极导体层接收控制电压，所述衬底与所述掺杂区之间通过所述导电通道、所述掺杂区与所述导电通道之间的沟道导通。/n
【技术特征摘要】
1.一种半导体器件，其特征在于，包括：
衬底；
体区，位于所述衬底的表面上；
掺杂区，自所述体区表面延伸至所述体区中；
栅叠层，包括栅介质层和栅极导体层，所述栅介质层覆盖所述体区的表面，所述栅极导体层位于所述栅介质层上；以及
导电通道，包括穿过所述体区并与所述衬底接触的沟槽以及填充在所述沟槽内的导电材料，所述导电通道与所述掺杂区分隔，
其中，所述体区为第一掺杂类型，所述衬底、所述导电通道以及所述掺杂区为第二掺杂类型，所述第一掺杂类型与所述第二掺杂类型相反，
所述栅极导体层接收控制电压，所述衬底与所述掺杂区之间通过所述导电通道、所述掺杂区与所述导电通道之间的沟道导通。
2.根据权利要求1所述的半导体器件，其特征在于，所述沟道靠近所述体区的表面。
3.根据权利要求1或2所述的半导体器件，其特征在于，所述栅极导体至少与所述掺杂区和所述导电通道之间的体区对应。
4.根据权利要求1或2所述的半导体器件，其特征在于，还包括：
层间介质层，覆盖所述栅介质层与所述栅极导体层；
第一导电插塞，穿过所述层间介质层和所述栅介质层，并分别与所述掺杂区和所述体区接触；
第二导电插塞，穿过所述层间介质层并与所述栅极导体层接触；
源电极，位于所述层间介质层表面，并与所述第一导电插塞接触；以及
栅电极，位于所述层间介质层表面，并与所述第二导电插塞接触。
5.根据权利要求1或2所述的半导体器件，其特征在于，所述导电通道自所述体区表面延伸至所述衬底的表面或所述衬底中。
6.根据权利要求1或2所述的半导体器件，其特征在于，在垂直于所述体区的厚度方向的截面上，多个所述掺杂区呈阵列排布在所述体区中，每个所述掺杂区被所述导电通道包围，其中，每个所述掺杂区与所述导电通道之间的沟道呈回字形；
或者，
在垂直于所述体区的厚度方向的截面上，多个所述掺杂区为长方形，沿长方形的长边方向平行排布在所述体区中，相邻的两个所述掺杂区之间至少间隔一个所述导电通道，其中，每个所述掺杂区与所述导电通道之间的...
【专利技术属性】
技术研发人员：周源，张小麟，李静怡，王超，张志文，朱林迪，袁波，刘恒，梁维佳，
申请(专利权)人：北京燕东微电子科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。