【技术实现步骤摘要】
包括源极/漏极区的半导体器件于2018年11月14日在韩国知识产权局(KIPO)提交并且名称为“包括源极/漏极区的半导体器件”的第10-2018-0139521号韩国专利申请通过引用全部包含于此。
实施例涉及一种具有源极/漏极区的半导体器件。
技术介绍
使用选择性外延生长(SEG,selectiveepitaxialgrowth)形成源极/漏极区的技术可以有助于提高晶体管的特性。
技术实现思路
可以通过提供一种半导体器件而实现实施例，该半导体器件包括：有源区，限定在基底中；至少一个沟道层，在有源区上；栅电极，与有源区交叉，在有源区上，并围绕所述至少一个沟道层；以及成对的源极/漏极区，与栅电极的两侧相邻，在有源区上，并与所述至少一个沟道层接触，其中，成对的源极/漏极区包括选择性外延生长(SEG)层，以及成对的源极/漏极区中的每个在第一方向上的最大宽度是有源区在第一方向上的宽度的1.3倍或者更小。可以通过提供一种半导体器件而实现实施例，该半导体器件包括：有源区，限定在基底中；至少一个沟...
【技术保护点】
1.一种半导体器件，包括：/n有源区，限定在基底中；/n至少一个沟道层，在所述有源区上；/n栅电极，与所述有源区交叉，在所述有源区上，并围绕所述至少一个沟道层；以及/n成对的源极/漏极区，与所述栅电极的两侧相邻，在所述有源区上，并与所述至少一个沟道层接触，/n其中：/n所述成对的源极/漏极区包括选择性外延生长层，以及/n所述成对的源极/漏极区中的每个在第一方向上的最大宽度是所述有源区在所述第一方向上的宽度的1.3倍或者更小。/n
【技术特征摘要】
20181114 KR 10-2018-01395211.一种半导体器件，包括：
有源区，限定在基底中；
至少一个沟道层，在所述有源区上；
栅电极，与所述有源区交叉，在所述有源区上，并围绕所述至少一个沟道层；以及
成对的源极/漏极区，与所述栅电极的两侧相邻，在所述有源区上，并与所述至少一个沟道层接触，
其中：
所述成对的源极/漏极区包括选择性外延生长层，以及
所述成对的源极/漏极区中的每个在第一方向上的最大宽度是所述有源区在所述第一方向上的宽度的1.3倍或者更小。
2.如权利要求1所述的半导体器件，其中，所述成对的源极/漏极区中的每个具有盒形形状、圆形形状或者圈形形状。
3.如权利要求1所述的半导体器件，其中，所述成对的源极/漏极区包括磷化硅、碳化硅、硅或者硅锗。
4.如权利要求1所述的半导体器件，其中，所述成对的源极/漏极区的上端比所述至少一个沟道层的上端离所述基底更远。
5.如权利要求1所述的半导体器件，其中：
所述至少一个沟道层包括多个沟道层，并且
所述栅电极的至少一部分在多个所述沟道层中的沟道层之间或者所述有源区和所述多个沟道层之间。
6.如权利要求5所述的半导体器件，其中，所述多个沟道层中的所述沟道层彼此分隔开并且在垂直方向上依次堆叠在所述有源区上。
7.如权利要求5所述的半导体器件，所述半导体器件还包括所述栅电极和所述成对的源极/漏极区之间的多个内部分隔件，
其中，所述多个内部分隔件在所述多个沟道层中的所述沟道层之间以及所述多个沟道层中的最下沟道层和所述有源区之间。
8.如权利要求7所述的半导体器件，其中，所述多个内部分隔件包括氮化硅。
9.如权利要求7所述的半导体器件，其中：
所述成对的源极/漏极区的侧表面包括多个不平坦部分，以及
相对于所述成对的源极/漏极区的与所述所述多个内部分隔件相邻的部分，所述成对的源极/漏极区的与所述多个沟道层相邻的部分在横向方向上突出。
10.如权利要求1所述的半导体器件，所述半导体器件还包括：
器件隔离层，在所述基底中并限定所述有源区；
层间绝缘层，在所述器件隔离层上并覆盖所述成对的源极/漏极区；以及
侧壁分隔件，在所述层间绝缘层和所述栅电极之间并在所述至少一个沟道层上。
11.如权利要求10所述的半导体器件，所述半导体器件还包括栅极介电层，所述栅极介电层在所述栅电极和所述至少一个沟道层之间...
【专利技术属性】
技术研发人员：张星旭，李承勳，郑秀珍，曺荣大，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。