一种多芯片层叠扇出型封装结构及其制造方法技术

本发明专利技术公开了多芯片层叠扇出型封装结构，包括：第一芯片；第二芯片；一个或多个铜柱；包覆第一芯片、第二芯片和铜柱的塑封层；第一金属层，电连接至第一芯片和/或一个或多个铜柱的第一端；第一钝化层，覆盖第一金属层的表面和间隙；第二金属层电连接至第一金属层；第三金属层，第三金属层电连接至第二芯片和/或一个或多个铜柱的第二端；第二钝化层，覆盖第三金属层的表面和间隙；第四金属层，电连接至第三金属层；第三钝化层，覆盖第四金属层的表面和间隙；第五金属层，电连接至第四金属层；第四钝化层，覆盖第五金属层的表面和间隙；以及外接焊球，电连接至第五金属层。

【技术实现步骤摘要】
一种多芯片层叠扇出型封装结构及其制造方法
本专利技术涉及半导体封装
，尤其涉及一种多芯片层叠扇出型封装结构及其制造方法。
技术介绍
现有封装扇出技术，一种是早期由英飞凌公司提出的eWLB方案，eWLB方案通过将GoodDie重组并正面向下贴在晶圆上，然后整体塑封。该方案成本较高、生产效率较低，而且由于使用大量的塑封材料，其较大的热膨胀系数使得工艺过程中翘曲较大，因此后续设备加工能力低，芯片位置对准精度不高，难以实现细线宽线距。另一种是利用晶圆光刻技术的高精度，使用光敏性材料覆盖晶圆表面再利用重新布局布线(RDL)等技术实现引脚扇出，但光敏性厚胶材料选择、较高的成本以及大晶圆的翘曲是阻碍该方案发展的不可忽视因素。还有一种方案是使用基板埋入，但基板的高成本及其工艺中钻孔精度问题难以实现多芯片堆叠。针对现有封装扇出技术存在的工艺过程翘曲较大，设备加工能力低，芯片位置对准精度不高，难以实现细线宽线距，成本较高以及难以实现多芯片堆叠等问题，本专利技术提出了一种新型的多芯片层叠扇出型封装结构及其制造方法至少部分的克服了上述问题。
技术实现思路
针对现有封装扇出技术存在的工艺过程翘曲较大，设备加工能力低，芯片位置对准精度不高，难以实现细线宽线距，成本较高以及难以实现多芯片堆叠等问题，根据本专利技术的一个方面，提供一种多芯片层叠扇出型封装结构，包括：第一芯片；第二芯片，所述第二芯片与所述第一芯片背面相连；一个或多个铜柱；塑封层，所述塑封层包覆所述第一芯片、所述第二芯片和所述铜柱；第一金属层，所述第一芯片电连接至所述第一芯片和/或所述一个或多个铜柱的第一端；第一钝化层，所述第一钝化层覆盖所述第一金属层的表面和间隙；第二金属层，所述第二金属层电连接至所述第一金属层；第三金属层，所述第三金属层电连接至所述第二芯片和/或所述一个或多个铜柱的第二端；第二钝化层，所述第二钝化层覆盖所述第三金属层的表面和间隙；第四金属层，所述第四金属层电连接至所述第三金属层；第三钝化层，所述第三钝化层覆盖所述第四金属层的表面和间隙；第五金属层，所述第五金属层电连接至所述第四金属层；第四钝化层，所述第四钝化层覆盖所述第五金属层的表面和间隙；以及外接焊球，所述外接焊球电连接至所述第五金属层。在本专利技术的一个实施例中，所述铜柱的高度大于所述第一芯片厚度和第二芯片厚度之和。在本专利技术的一个实施例中，具有N组背面相连的第一芯片和第二芯片，其中N≥2。在本专利技术的一个实施例中，所述第一金属层实现对第一芯片引脚的扇出功能。在本专利技术的一个实施例中，所述第三金属层实现对第二芯片引脚的扇出功能。在本专利技术的一个实施例中，所述第一金属层和/或所述第二金属层和/或所述第三金属层和/或所述第四金属层和/或所述第五金属层的材料为铜、铝、钨或其合金。在本专利技术的一个实施例中，所述第一钝化层和/或所述第二钝化层和/或所述第三钝化层和/或所述第四钝化层的材料为树脂、PI、氧化硅或氮化硅。根据本专利技术的另一个实施例，提供一种多芯片层叠扇出型封装结构的制造方法，包括：在第一载板上覆盖第一键合薄膜；在第一键合薄膜上形成电镀种子层；在电镀种子层上图形化电镀形成第一金属层；在第一金属层对应位置形成铜柱，并去除电镀种子层；将多个芯片组贴片至铜柱之间的第一金属层的焊盘上；形成塑封层；在塑封层上形成第二金属层、第一钝化层以及第三金属层；在第一钝化层和第三金属上方形成第二键合薄膜及第二载板；去除第一载板以及第一键合薄膜；在去除第一载板和第一键合薄膜漏出的第一金属层外部依次形成第二钝化层、第四金属层、第三钝化层、第五金属层、第四钝化层和外接焊球；去除第二载板和第二键合薄膜；以及切割形成单颗封装结构。在本专利技术的另一个实施例中，所述芯片组由第一芯片和第二芯片两两使用永久键合胶贴合形成。在本专利技术的另一个实施例中，所述铜柱的高度大于所述芯片组的厚度。本专利技术提供一种多芯片层叠扇出型封装结构及其制造方法，通过载片键合技术电镀形成巨型铜柱(MegaPillar)，实现层叠芯片组的埋入封装，然后再基于重新布局布线形成多芯片层叠扇出封装结构。基于本专利技术的该种多芯片层叠扇出型封装结构及其制造方法简化封装工艺，无需钻孔，无圆片塑封，提高了扇出型封装的可靠性；将多颗芯片封装于一体垂直互连，在不使用TSV工艺的条件下实现互连，节省了TSV干法硅刻蚀、TSV种子层、以及TSV电镀，降低了工艺成本，节省了工艺步骤和时间，提高了效率和良率；同时能够获取尺寸更小，厚度更薄的封装体，拓宽了多层扇出封装的使用场景。附图说明为了进一步阐明本专利技术的各实施例的以上和其它优点和特征，将参考附图来呈现本专利技术的各实施例的更具体的描述。可以理解，这些附图只描绘本专利技术的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。图1示出根据本专利技术的一个实施例形成的一种多芯片层叠扇出型封装结构100的剖面示意图。图2A至图2L示出根据本专利技术的一个实施例形成该种多芯片层叠扇出型封装结构100的过程剖面示意图。图3示出的是根据本专利技术的一个实施例形成该种多芯片层叠扇出型封装结构100的流程图300。具体实施方式在以下的描述中，参考各实施例对本专利技术进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本专利技术的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本专利技术的实施例的全面理解。然而，本专利技术可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本专利技术的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。需要说明的是，本专利技术的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本专利技术的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。本专利技术提供一种多芯片层叠扇出型封装结构及其制造方法，通过载片键合技术电镀形成巨型铜柱(MegaPillar)，实现层叠芯片组的埋入封装，然后再基于重新布局布线形成多芯片层叠扇出封装结构。基于本专利技术的该种多芯片层叠扇出型封装结构及其制造方法简化封装工艺，无需钻孔，无圆片塑封，提高了扇出型封装的可靠性；将多颗芯片封装于一体垂直互连，在不使用TSV工艺的条件下实现互连，节省了TSV干法硅刻蚀、TSV种子层、以及TSV电镀，降低了工艺成本，节省了工艺步骤和时间，提高了效率和良率；同时能够获取尺寸更小，厚度更薄的封装体，拓宽了多层扇出封装的使用场景。下面结合图1来详细介绍根据本专利技术的一个实施例的一种多芯片层叠扇出型封装结构。图1示出根据本专利技术的一个实施例形成的一种多芯片层叠扇出型封装结构100的剖面示意图。如图1所示，该多芯片层叠扇出型封装结构100进一步包括第一芯片101、第二芯片102、巨型铜柱(MegaPillar)103、塑封层104、第一金属层105、第一钝化层106、第二金属层107、第三金属本文档来自技高网...

【技术保护点】
1.一种多芯片层叠扇出型封装结构，包括：第一芯片；第二芯片，所述第二芯片与所述第一芯片背面相连；一个或多个铜柱；塑封层，所述塑封层包覆所述第一芯片、所述第二芯片和所述铜柱；第一金属层，所述第一芯片电连接至所述第一芯片和/或所述一个或多个铜柱的第一端；第一钝化层，所述第一钝化层覆盖所述第一金属层的表面和间隙；第二金属层，所述第二金属层电连接至所述第一金属层；第三金属层，所述第三金属层电连接至所述第二芯片和/或所述一个或多个铜柱的第二端；第二钝化层，所述第二钝化层覆盖所述第三金属层的表面和间隙；第四金属层，所述第四金属层电连接至所述第三金属层；第三钝化层，所述第三钝化层覆盖所述第四金属层的表面和间隙；第五金属层，所述第五金属层电连接至所述第四金属层；第四钝化层，所述第四钝化层覆盖所述第五金属层的表面和间隙；以及外接焊球，所述外接焊球电连接至所述第五金属层。

【技术特征摘要】
1.一种多芯片层叠扇出型封装结构，包括：第一芯片；第二芯片，所述第二芯片与所述第一芯片背面相连；一个或多个铜柱；塑封层，所述塑封层包覆所述第一芯片、所述第二芯片和所述铜柱；第一金属层，所述第一芯片电连接至所述第一芯片和/或所述一个或多个铜柱的第一端；第一钝化层，所述第一钝化层覆盖所述第一金属层的表面和间隙；第二金属层，所述第二金属层电连接至所述第一金属层；第三金属层，所述第三金属层电连接至所述第二芯片和/或所述一个或多个铜柱的第二端；第二钝化层，所述第二钝化层覆盖所述第三金属层的表面和间隙；第四金属层，所述第四金属层电连接至所述第三金属层；第三钝化层，所述第三钝化层覆盖所述第四金属层的表面和间隙；第五金属层，所述第五金属层电连接至所述第四金属层；第四钝化层，所述第四钝化层覆盖所述第五金属层的表面和间隙；以及外接焊球，所述外接焊球电连接至所述第五金属层。2.如权利要求1所述的多芯片层叠扇出型封装结构，其特征在于，所述铜柱的高度大于所述第一芯片厚度和第二芯片厚度之和。3.如权利要求1所述的多芯片层叠扇出型封装结构，其特征在于，具有N组背面相连的第一芯片和第二芯片，其中N≥2。4.如权利要求1所述的多芯片层叠扇出型封装结构，其特征在于，所述第一金属层实现对第一芯片引脚的扇出功能。5.如权利要求1所述的多芯片层叠扇出型封装结构，其特征在于，所述第三金属层实现对第二芯片...

【专利技术属性】
技术研发人员：刘道祥，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：发明
国别省市：江苏,32