一种一体化集成电路封装结构制造技术

本发明专利技术涉及雷达通信领域，具体的说是用于多芯片封装的一体化集成电路封装结构，包括第一类裸晶片、第二类裸晶片、金属层和人造电介质层，所述金属层包括第一再分布层和第二再分布层；所述金属层和人造电介质层聚酰亚胺交错堆叠，所述裸晶片包裹于人造电介质塑封材料mold compound中，所述第一再分布层与所述裸晶片连接。本申请集成多种不同种类不同材质的芯片和分立器件，做成一个小系统，可以获得体积上的巨大优势，将传统的金属氧化物半导体（CMOS）裸晶片和砷化镓、氮化镓等化合物裸晶片集成在同一个封装体内部，可以兼顾CMOS芯片的低成本、高集成度和化合物芯片的高功率低噪声等性能，从整体上可以提升产品的性能，降低成本，提升集成度，降低开发难度，缩短开发周期。

【技术实现步骤摘要】
一种一体化集成电路封装结构
本专利技术涉及雷达通信领域，具体的说是用于多芯片封装的一体化集成电路封装结构。
技术介绍
用于例如5G毫米波通信、卫星通信、车载雷达应用的RF装置可包括集成有多颗裸晶片或分立器件的芯片，所述集成电路封装技术称作系统级封装（SIP）。在毫米波频段下，天线阵的波束扫描依赖于集成有移相器、放大器、衰减器的多功能芯片。且在毫米波频段下，电磁波的空间衰减加大，信号信噪比降低，需要提升芯片的信号增益和信号功率，并降低噪声系数，用于不同极化天线的多功能芯片还需要具备极化切换功能，收发一体的RF装置中还需要芯片同时集成收发通道。采用CMOS工艺的芯片具有低成本、高集成度的优势，但是增益、功率和噪声系数要劣于砷化镓芯片，与此对应的，砷化镓芯片成本高，集成度低，因此将CMOS裸晶片和砷化镓裸晶片通过一体化封装技术集成到同一封装内部可以带来成本和性能上的优势，同时具备了CMOS芯片和砷化镓芯片的优点。相比于单一裸晶片，采用一体化封装技术集成的芯片具有开发周期短，成本低，技术风险小等优点。eWLB封装具有球栅阵列（BGA）和与BGA在同一主表面上的再分布层，且可以具有两层以上的再分布层，通过光刻、显影、磁控溅射和电镀等方法形成的导通孔可以实现第一层RDL和第二层RDL之间的电气连接。eWLB封装的相反主表面也可以称作封装的前侧和背侧，为人造电介质moldcompound材料所覆盖。使用eWLB封装概念的封装中可以集成多颗不同工艺不同材质的芯片，CMOS芯片提供多通道移相、增益、衰减等功能，砷化镓芯片提供额外的增益、极化切换、收发切换、降低芯片整体噪声系数等功能，各个芯片之间通过第一RDL实现电连接，电连接部分RDL需要做阻抗匹配，以保证合理的插损和回损。且人造电介质聚酰亚胺层的厚度以及BGA的尺寸和间距可影响芯片的最终电性能。同时eWLB封装的再分布层（RDL）金属走线尺寸较短，封装带入的寄生参数的影响相比于传统封装较小，基于此原因，eWLB封装可以用于76-81GHz车载雷达装置，封装尺寸和裸晶片尺寸比可以控制到1.2:1以下，同时，由于eWLB封装本身不包含封装基板，并且可对封装背面人造电介质moldcompound材料做减薄处理，因此eWLB封装具有较小的厚度，可以缩短封装背面的传热路径，提升芯片的整体散热性能。综上，eWLB是一种可用于毫米波频段的一种小尺寸高性能的封装形式。一般说来芯片散热性能受材料的导热系数和封装厚度的影响，采用掺杂的硅基板作为封装支撑，会带来散热性能的巨大改善，同时降低硅基板或者人造电介质moldcompound的厚度也可带来散热性能的改善。现有相关申请的专利如公开号为CN107785358A、CN103383923A、CN108538781A和CN107265389A的专利技术专利，上述专利虽然也属于集成电路封装结构，但是其存在封装结构复杂、工艺难度较高的问题，并且上述专利均不是侧重不同材质裸晶片的集成。
技术实现思路
为实现上述专利技术目的，本申请通过如下的技术方案来实现：一种一体化集成电路封装结构，其特征在于：包括第一类裸晶片、第二类裸晶片、金属层和人造电介质聚酰亚胺层，所述金属层包括第一再分布层和第二再分布层；所述金属层和人造电介质聚酰亚胺层交错堆叠，裸晶片包裹于人造电介质moldcompound中，所述第一再分布层与所述裸晶片连接。所述人造电介质聚酰亚胺层至少包括第一人造电介质层和第二人造电介质层，第一人造电介质层上为第一再分布层，所述第一再分布层上为第二人造电介质层，所述第二人造电介质层上为第二再分布层。即人造电介质层与金属层的关系可以简单理解为聚酰亚胺-金属-聚酰亚胺-金属的交错堆叠结构。所述第一类裸晶片为CMOS裸晶片，数量为1颗，所述第二类裸晶片为砷化镓裸晶片，数量为4颗。所述人造电介质聚酰亚胺层包括布置于栅格中的多个金属形状。所述栅格指的是球栅阵列，可以在球栅阵列中间做一些金属图形，比如天线阵子、微带滤波器之类。人造电介质聚酰亚胺层是填充在第一再分布层和第二再分布层的之间，同时也填充在第一再分布层和第二再分布层的金属图形中间。也就是第一再分布层和第二再分布层中没有被金属占据的空间均有人造电介质层。人造电介质层可以有两层、三层甚至更多。可集成分立器件于封装内。所述分立器包括分立电容、分立电感、分立电阻、滤波器，声表面波器件，体声波器件和MEMS传感器中的多种。可根据项目需要摆放在除了芯片所在的其他具有足够空间的位置，通常位于裸晶片四周。采用球栅阵列封装。包裹裸晶片的人造电介质moldcompound可以替换成硅基板，以提升散热效率。本专利技术的有益效果：1.可以集成多种不同种类不同材质的芯片和分立器件于同一封装内部，做成一个小系统，可以获得体积上的巨大优势，将传统的CMOS裸晶片和砷化镓、氮化镓等化合物裸晶片集成在同一个封装体内部，可以兼顾CMOS芯片的低成本、高集成度和化合物芯片（如氮化镓和砷化镓芯片）的高功率低噪声等性能，从整体上可以提升产品的性能，降低成本，提升集成度，降低开发难度，缩短开发周期。2.该种类型的封装由于封装走线很短，应用频率很高，电性能优秀且在高频下性能很稳定，是目前已知可以量产的应用频率最高的封装类型。3.该种类型封装没有封装基板，相比于传统基板类系统级封装，可以有效降低封装体体积和重量，有助于器件的小型化和便携化。同时没有封装基板的加工周期，产品开发周期更短，有利于产品的快速面世。4.将人造电介质moldcompound材料减薄或者换成硅基板之后，可以大幅提升器件的散热性能，可以应用于大功率器件的封装。5.该种类型属于系统级封装（SIP）的一种新型形式，兼具eWLB封装和传统SIP封装的优点。附图说明图1-图2为本一体化集成封装方法主要结构侧视图和顶视图。图3为本一体化集成电路封装方法包含电阻电容等分立原件的结构顶视图。图4为本一体化集成电路封装方法包含电容的结构侧视图。图5-图6为本一体化集成电路方法用到电容的结构视图。附图中：101-裸晶片芯片的焊盘，102-第一再分布层，103-球栅阵列，104-多层印制电路板，105-过孔，106-砷化镓裸晶片，107-第二再分布层，108-CMOS裸晶片，109-人造电介质moldcompound，110-人造电介质聚酰亚胺层，111-金属化垫，201-电容底部焊盘，202-电容电极焊盘，211-高介电常数人造电介质。具体实施方式下面结合视图详细说明本一体化集成电路封装方法。实施例1一种一体化集成电路封装结构，其特征在于：包括第一类裸晶片、第二类裸晶片、金属层和人造电介质聚酰亚胺层，所述金属层包括第一再分布层102和第二再分布层107；所述金属层和人造电介质聚酰亚胺层交错堆叠，裸晶片包裹于人造电介质moldcompound109中，所述第一再分布层102与所述裸晶片连接。所述人造电介质聚酰亚胺层110至少包括第一人造电介质层和第二人造电介质层，第一人造电介质层上为第一再分布层102，所述第一再分布层102上为第二人造电介质层，所述第二人造电介质层上为第二再分布层107。即人造电介质层与金属层的关系可以简单理解为聚酰亚胺-金属-聚酰亚胺-金属的交错堆叠结构。所述第一类裸晶片为CMOS裸晶片本文档来自技高网...

【技术保护点】
1. 一种一体化集成电路封装结构，其特征在于：包括第一类裸晶片、第二类裸晶片、金属层和人造电介质聚酰亚胺层（110），所述金属层包括第一再分布层（102）和第二再分布层（107）；所述金属层和人造电介质聚酰亚胺层（110）交错堆叠，裸晶片包裹于人造电介质mold compound（109）中，所述第一再分布层（102）与所述裸晶片连接。

【技术特征摘要】
1.一种一体化集成电路封装结构，其特征在于：包括第一类裸晶片、第二类裸晶片、金属层和人造电介质聚酰亚胺层（110），所述金属层包括第一再分布层（102）和第二再分布层（107）；所述金属层和人造电介质聚酰亚胺层（110）交错堆叠，裸晶片包裹于人造电介质moldcompound（109）中，所述第一再分布层（102）与所述裸晶片连接。2.根据权利要求1所述的一种一体化集成电路封装结构，其特征在于：所述人造电介质聚酰亚胺层（110）至少包括第一人造电介质层和第二人造电介质层，第一人造电介质层上为第一再分布层（102），所述第一再分布层（102）上为第二人造电介质层，所述第二人造电介质层上为第二再分布层（107）。3.根据权利要求1所述的一种一体化集成电路封装结构，其特征在于：所述第一类裸晶片为CMOS裸晶片（108），数量为1颗，所述第二类...

【专利技术属性】
技术研发人员：陈小浪，宋柏，章圣长，吴沁阳，唐攀，刘秋实，
申请(专利权)人：成都瑞迪威科技有限公司，
类型：发明
国别省市：四川,51