半导体器件与其制作方法技术

本申请提供了一种半导体器件与其制作方法。该方法包括：提供半导体预备体，半导体预备体包括源区、漏区、第一预金属半导体化合物层，第一预金属半导体化合物层位于源区和/或漏区的表面上，第一预金属半导体化合物层包括第一金属和半导体材料，半导体材料选自GeSi、Si或Ge；使得第一预金属半导体化合物层的远离源区和/或漏区的表层掺杂有第二金属，和/或在第一预金属半导体化合物层的远离源区和/或漏区的表面设置由第二金属形成的第二金属层，第二金属的功函数大于第一金属的功函数；对掺杂有第二金属的半导体预备体进行热处理，形成第二金属半导体化合物层和第一金属半导体化合物层。该制作方法制备得到的半导体器件具有较小的电阻。

【技术实现步骤摘要】
半导体器件与其制作方法
本申请涉及半导体领域，具体而言，涉及一种半导体器件与其制作方法。
技术介绍
随着CMOS技术代进入16/14nm及以下技术节点，源漏区的接触电阻对器件性能的提升起着至关重要的作用。目前CMOS器件通常只采用一种金属硅化物TiSix，难以使得N/PMOS同时形成低接触电阻率，而且，由于杂质B在锗硅源漏中固浓度的限制，相比NMOS，降低PMOS的接触电阻率更具挑战。在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
技术实现思路
本申请的主要目的在于提供一种半导体器件与其制作方法，以解决现有技术中的PMOS的接触电阻率较高的问题。为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，该制作方法包括：提供半导体预备体，上述半导体预备体包括源区、漏区、第一预金属半导体化合物层，上述第一预金属半导体化合物层位于上述源区和/或上述漏区的表面上，上述第一预金属半导体化合物层包括第一金属和半导体材料，上述半导体材料选自GeSi、Si或Ge；使得上述第一预金属半导体化合物层的远离上述源区和/或上述漏区的表层掺杂有第二金属，和/或在上述第一预金属半导体化合物层的远离上述源区和/或上述漏区的表面设置由第二金属形成的第二金属层，上述第二金属的功函数大于上述第一金属的功函数；对掺杂有上述第二金属的上述半导体预备体进行热处理，形成第一金属半导体化合物层和包括至少部分上述半导体材料、上述第一金属和上述第二金属的第二金属半导体化合物层。进一步地，采用离子注入法使得上述第一预金属半导体化合物层的远离上述源区和/或上述漏区的表层掺杂有第二金属。进一步地，采用沉积法形成上述第二金属层。进一步地，上述第一金属的功函数在2.0～4.3eV之间，上述第二金属的功函数在4.3～5.65之间。进一步地，上述第一预金属半导体化合物层的厚度在3～8nm之间，优选掺杂有上述第二金属的上述第一预金属半导体化合物层的表层的厚度在1～5nm之间，进一步优选上述第二金属在上述表层中的掺杂浓度在1021～1022/cm3之间；更进一步优选上述第二金属层的厚度在4～6nm之间。进一步地，上述热处理的温度在450～600℃之间，上述热处理的时间在30～60s之间。进一步地，上述源区与上述漏区的材料均包括P型掺杂杂质和GeSi，上述半导体材料包括GeSi，上述第一金属包括Ti，上述第二金属包括Co，上述第一金属半导体化合物层包括Ge、Si和Ti，上述第二金属半导体化合物层包括Co、Si和Ti。根据本申请的另一方面，提供了一种半导体器件，该半导体器件由任一种上述制作方法制作而成。根据本申请的另一方面，提供了一种半导体器件，该半导体器件包括：半导体预备体，上述半导体预备体包括源区和漏区；第一金属半导体化合物层，位于上述源区和/或上述漏区的表面上，上述第一金属半导体化合物层包括第一金属和半导体材料，上述半导体材料选自GeSi、Si或Ge；第二金属半导体化合物层，位于上述第一金属半导体化合物层的远离上述源区和/或上述漏区的表面上，上述第二金属半导体化合物层包括至少部分上述半导体材料、上述第一金属和上述第二金属，其中，上述第二金属的功函数大于上述第一金属的功函数。进一步地，上述第一金属的功函数在2.0～4.3eV之间，上述第二金属的功函数在4.3～5.65之间。进一步地，上述源区与上述漏区的材料均包括P型掺杂杂质和GeSi，上述半导体材料包括GeSi，上述第一金属包括Ti，上述第二金属包括Co，上述第一金属半导体化合物层包括Ge、Si和Ti，上述第二金属半导体化合物层包括Co、Si和Ti。应用本申请的技术方案，上述的制作方法中，将功函数较高的第二金属引入到源接触和/或漏接触中，能够有效降低第一金属半导体化合物层与源接触和/或漏接触的空穴接触势垒，从而降低其与源接触电阻率和/或漏接触电阻率，降低了半导体器件的电阻。附图说明构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1至图3示出了本申请的一种半导体器件制作过程的结构示意图。其中，上述附图包括以下附图标记：10、半导体预备体；11、源区；12、漏区；13、浅槽隔离；14、栅极；15、隔离介质层；16、侧墙层；17、第一预金属半导体化合物层；170、第一金属半导体化合物层；20、第二金属半导体化合物层；200、第二金属。具体实施方式应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属
的普通技术人员通常理解的相同含义。需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。正如
技术介绍
所介绍的，现有技术中的PMOS的接触电阻率较高的问题，为了解决如上的技术问题，本申请提出了一种半导体器件与其制作方法。本申请的一种典型的实施方式中，提供了一种半导体器件的制作方法，该制作方法包括：提供半导体预备体10，如图1所示，上述半导体预备体10包括源区11、漏区12、第一预金属半导体化合物层17，上述第一预金属半导体化合物层17位于上述源区11和/或上述漏区12的表面上，上述第一预金属半导体化合物层17包括第一金属和半导体材料，上述半导体材料选自GeSi、Si或Ge；使得上述第一预金属半导体化合物层17的远离上述源区11和/或上述漏区12的表层掺杂有第二金属200，和/或在上述第一预金属半导体化合物层17的远离上述源区11和/或上述漏区12的表面设置由第二金属200形成的第二金属层，上述第二金属200的功函数大于上述第一金属的功函数，图2中示出的是在第一预金属半导体化合物层17的表层掺杂第二金属200形成的结构；对掺杂有上述第二金属200的上述半导体预备体10进行热处理，使得第一预金属半导体化合物层，或者第一预金属半导体化合物层和第二金属层形成第一金属半导体化合物层170和一个包括至少部分上述半导体材料、上述第一金属和上述第二金属200的第二金属半导体化合物层20，图3示出的为第二金属层和第一预金属半导体化合物层形成第二金属半导体化合物层20和第一金属半导体化合物层170。上述的制作方法中，将功函数较高的第二金属200引入到源接触和/或漏接触中，能够有效降低第一金属半导体化合物层170与源接触和/或漏接触的空穴接触势垒，从而降低其与源接触电阻率和/或漏接触电阻率，降低了半导体器件的电阻。需要说明的是，“使得上述第一本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：提供半导体预备体，所述半导体预备体包括源区、漏区、第一预金属半导体化合物层，所述第一预金属半导体化合物层位于所述源区和/或所述漏区的表面上，所述第一预金属半导体化合物层包括第一金属和半导体材料，所述半导体材料选自GeSi、Si或Ge；使得所述第一预金属半导体化合物层的远离所述源区和/或所述漏区的表层掺杂有第二金属，和/或在所述第一预金属半导体化合物层的远离所述源区和/或所述漏区的表面设置由第二金属形成的第二金属层，所述第二金属的功函数大于所述第一金属的功函数；对掺杂有所述第二金属的所述半导体预备体进行热处理，形成第一金属半导体化合物层和包括至少部分所述半导体材料、所述第一金属和所述第二金属的第二金属半导体化合物层。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：提供半导体预备体，所述半导体预备体包括源区、漏区、第一预金属半导体化合物层，所述第一预金属半导体化合物层位于所述源区和/或所述漏区的表面上，所述第一预金属半导体化合物层包括第一金属和半导体材料，所述半导体材料选自GeSi、Si或Ge；使得所述第一预金属半导体化合物层的远离所述源区和/或所述漏区的表层掺杂有第二金属，和/或在所述第一预金属半导体化合物层的远离所述源区和/或所述漏区的表面设置由第二金属形成的第二金属层，所述第二金属的功函数大于所述第一金属的功函数；对掺杂有所述第二金属的所述半导体预备体进行热处理，形成第一金属半导体化合物层和包括至少部分所述半导体材料、所述第一金属和所述第二金属的第二金属半导体化合物层。2.根据权利要求1所述的制作方法，其特征在于，采用离子注入法使得所述第一预金属半导体化合物层的远离所述源区和/或所述漏区的表层掺杂有第二金属。3.根据权利要求1所述的制作方法，其特征在于，采用沉积法形成所述第二金属层。4.根据权利要求1所述的制作方法，其特征在于，所述第一金属的功函数在2.0～4.3eV之间，所述第二金属的功函数在4.3～5.65之间。5.根据权利要求1所述的制作方法，其特征在于，所述第一预金属半导体化合物层的厚度在3～8nm之间，优选掺杂有所述第二金属的所述第一预金属半导体化合物层的表层的厚度在1～5nm之间，进一步优选所述第二金属在所述表层中的掺杂浓度在1021～1022/cm3之间；更进一步优选所述第二金属层的厚度在4～6nm之间。6.根据权利...

【专利技术属性】
技术研发人员：毛淑娟，罗军，许静，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11