半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供衬底以及位于衬底上分立的鳍部，衬底包括周边区；在衬底上形成保护层，保护层至少露出鳍部顶部；形成保护层后，对鳍部进行氧等离子体处理；去除保护层；去除保护层后，形成横跨鳍部的栅氧化层，栅氧化层覆盖鳍部的部分侧壁和部分顶部表面。在氧等离子体处理的作用下，沿鳍部顶部指向底部的方向上，部分厚度的鳍部内掺杂有氧离子，因此使得栅氧化层在鳍部顶部的生长速率加快，从而鳍部顶部的栅氧化层厚度增加，相应降低周边器件的栅诱导漏极漏电流，进而改善周边器件的电学性能和可靠性。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: providing a substrate and a discrete fin on the substrate, the substrate including a peripheral region; forming a protective layer on the substrate, the protective layer at least exposes the top of the fin; after forming a protective layer, oxygen plasma treatment is carried out on the fin; removing the protective layer; after removing the protective layer, forming a gate oxide layer across the fin, and gate oxidation. The layer covers part of the lateral wall and part of the top surface of the fin. Under the action of oxygen plasma treatment, along the direction of the top of the fin pointing to the bottom, part of the thickness of the fin is doped with oxygen ions, so that the growth rate of gate oxide layer on the top of the fin is accelerated, thus the thickness of gate oxide layer on the top of the fin is increased, and the gate-induced leakage current of peripheral devices is reduced accordingly, thus improving the electrical performance and reliability of peripheral devices.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。但是，现有技术形成的半导体器件的电学性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的电学性能。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供衬底以及位于所述衬底上分立的鳍部，所述衬底包括周边区；在所述衬底上形成保护层，所述保护层至少露出所述鳍部顶部；形成所述保护层后，对所述鳍部进行氧等离子体处理；在所述氧等离子体处理后，去除所述保护层；去除所述保护层后，形成横跨所述鳍部的栅氧化层，所述栅氧化层覆盖所述鳍部的部分侧壁和部分顶部表面。可选的，所述保护层还露出所述鳍部的部分侧壁。可选的，露出于所述保护层的鳍部高度小于或等于可选的，所述保护层为有机介质层、底部抗反射涂层、深紫外光吸收层或光刻胶层。可选的，形成所述保护层的步骤包括：在所述衬底上形成保护材料层，所述保护材料层覆盖所述鳍部顶部；对所述保护材料层进行平坦化工艺或刻蚀工艺，去除部分厚度的所述保护材料层，剩余保护材料层作为所述保护层。可选的，所述氧等离子体处理所采用的反应气体包括O2、O3和N2O中的一种或多种。可选的，所述氧等离子体处理的参数包括：反应气体的流量为17000sccm至18000sccm，工艺压强为4托至10托，工艺温度为30摄氏度至300摄氏度，工艺时间为35秒至45秒。可选的，所述保护层为有机介质层或底部抗反射涂层，所述氧等离子体处理的工艺温度小于100摄氏度。可选的，对所述鳍部进行氧等离子体处理后，沿所述鳍部顶部指向底部的方向上，2nm至3nm厚度的所述鳍部内掺杂有氧离子。可选的，形成所述栅氧化层的工艺为原位蒸汽生成氧化工艺。可选的，所述鳍部顶部的栅氧化层厚度为28nm至50nm，被所述保护层所覆盖的鳍部侧壁的栅氧化层厚度为25nm至45nm。可选的，形成所述栅氧化层后，还包括步骤：形成覆盖所述栅氧化层的高k栅介质层。可选的，所述衬底还包括核心区；形成所述栅氧化层后，形成覆盖所述栅氧化层的高k栅介质层之前，还包括步骤：去除所述核心区的栅氧化层。相应的，本专利技术还提供一种半导体结构，包括：衬底，所述衬底包括周边区；位于所述衬底上分立的鳍部，至少所述鳍部顶部经历过氧等离子体处理；横跨所述周边区鳍部的栅氧化层，所述栅氧化层覆盖所述周边区鳍部的部分侧壁和部分顶部表面，所述鳍部顶部的栅氧化层厚度大于未经历过氧等离子体处理的鳍部侧壁的栅氧化层厚度。可选的，所述鳍部顶部的栅氧化层厚度为28nm至50nm，未经历过氧等离子体处理的鳍部侧壁的栅氧化层厚度为25nm至45nm。可选的，沿所述鳍部顶部指向底部的方向上，部分高度的所述鳍部侧壁上的栅氧化层厚度与所述鳍部顶部的栅氧化层厚度相同。可选的，沿所述鳍部顶部指向底部的方向上，所述高度小于或等于可选的，所述半导体结构还包括：覆盖所述栅氧化层的高k栅介质层。可选的，所述衬底还包括核心区；所述高k栅介质层还横跨所述核心区的鳍部，且覆盖所述核心区鳍部的部分侧壁和部分顶部。与现有技术相比，本专利技术的技术方案具有以下优点：在衬底上形成保护层，所述保护层至少露出鳍部顶部，形成所述保护层后，对所述鳍部进行氧等离子体处理；在所述氧等离子体处理的作用下，沿所述鳍部顶部指向底部的方向上，部分厚度的所述鳍部内掺杂有氧离子，因此在后续形成栅氧化层时，使得所述栅氧化层在所述鳍部顶部的生长速率加快，从而使得形成于所述鳍部顶部的栅氧化层厚度增加，相应能够降低周边(I/O)器件的栅诱导漏极漏电流(Gated-induceDrainLeakage)，进而改善周边器件的电学性能和可靠性。可选方案中，所述保护层还露出所述鳍部的部分侧壁，从而使得所述栅氧化层在部分鳍部侧壁以及所述鳍部顶部拐角处的生长速率也加快，因此还有利于增加部分鳍部侧壁的栅氧化层厚度以及所述鳍部顶部拐角处的栅氧化层厚度，进而有利于进一步降低栅诱导漏极漏电流；而且，所述鳍部顶部拐角处的栅氧化层厚度增加，还有利于减小所述顶部拐角处的电场强度，从而改善所形成器件的栅氧化层完整性(GateOxideIntegrity，GOI)。附图说明图1至图12是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。具体实施方式由
技术介绍
可知半导体器件的电学性能有待提高。分析其电学性能不良的原因在于：随着集成电路特征尺寸持续减小，栅氧化层的厚度也在逐渐减薄，因此因栅氧化层减薄所引起的器件可靠性问题日益突出，例如会引起栅诱导漏极漏电流增加的问题。其中，与核心(Core)器件相比，周边器件的漏极电源电压(Vdd)更大，因此周边器件的结漏电流(JunctionLeakage)更大，相应的，周边器件的栅诱导漏极漏电流也更大。而且在形成栅氧化层时，由于鳍部顶部的栅氧化层厚度较小，进而导致周边器件的栅诱导漏极漏电流进一步增大。目前，核心器件和周边器件所采用的源漏(S/D)和轻掺杂漏区(LDD)形成工艺相同，当调节工艺参数以降低周边器件的栅诱导漏极漏电流时，容易引起核心器件短沟道效应恶化的问题，从而导致降低周边器件的栅诱导漏极漏电流的工艺方法受到限制。为了解决所述技术问题，本专利技术在衬底上形成保护层，所述保护层至少露出鳍部顶部，形成所述保护层后，对所述鳍部进行氧等离子体处理；在所述氧等离子体处理的作用下，沿所述鳍部顶部指向底部的方向上，部分厚度的所述鳍部内掺杂有氧离子，因此在后续形成栅氧化层时，使得所述栅氧化层在所述鳍部顶部的生长速率加快，从而使得形成于所述鳍部顶部的栅氧化层厚度增加，进而降低栅诱导漏极漏电流。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图1至图12是本专利技术半导体结构的形成方法一实施例中各步骤对应结构示意图。参考图1，提供衬底100以及位于所述衬底100上分立的鳍部110，所述衬底100包括周边区II。所述衬底100为后续形成半导体结构提供工艺操作平台，所述鳍部110用于提供所形成鳍式场效应晶体管的沟道。本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述衬底的材料本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底以及位于所述衬底上分立的鳍部，所述衬底包括周边区；在所述衬底上形成保护层，所述保护层至少露出所述鳍部顶部；形成所述保护层后，对所述鳍部进行氧等离子体处理；在所述氧等离子体处理后，去除所述保护层；去除所述保护层后，形成横跨所述鳍部的栅氧化层，所述栅氧化层覆盖所述鳍部的部分侧壁和部分顶部表面。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底以及位于所述衬底上分立的鳍部，所述衬底包括周边区；在所述衬底上形成保护层，所述保护层至少露出所述鳍部顶部；形成所述保护层后，对所述鳍部进行氧等离子体处理；在所述氧等离子体处理后，去除所述保护层；去除所述保护层后，形成横跨所述鳍部的栅氧化层，所述栅氧化层覆盖所述鳍部的部分侧壁和部分顶部表面。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层还露出所述鳍部的部分侧壁。3.如权利要求2所述的半导体结构的形成方法，其特征在于，露出于所述保护层的鳍部高度小于或等于4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层为有机介质层、底部抗反射涂层、深紫外光吸收层或光刻胶层。5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤包括：在所述衬底上形成保护材料层，所述保护材料层覆盖所述鳍部顶部；对所述保护材料层进行平坦化工艺或刻蚀工艺，去除部分厚度的所述保护材料层，剩余保护材料层作为所述保护层。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述氧等离子体处理所采用的反应气体包括O2、O3和N2O中的一种或多种。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述氧等离子体处理的参数包括：反应气体的流量为17000sccm至18000sccm，工艺压强为4托至10托，工艺温度为30摄氏度至300摄氏度，工艺时间为35秒至45秒。8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述保护层为有机介质层或底部抗反射涂层，所述氧等离子体处理的工艺温度小于100摄氏度。9.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述鳍部进行氧等离子体处理后，沿所述鳍部顶部指向底部的方向上，2nm至3nm厚度的所述鳍部内掺杂有氧离...

【专利技术属性】
技术研发人员：李勇，周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路新技术研发上海有限公司，
类型：发明
国别省市：上海,31