MOS晶体管及其形成方法、以及闪存的形成方法技术

本发明专利技术提供了一种MOS晶体管及其形成方法，以及闪存的形成方法，MOS晶体管的形成方法包括以下步骤：提供一半导体衬底，半导体衬底上形成有介质层，介质层上形成有栅电极；在介质层上形成图形化的第一掩模层；在所述半导体衬底中形成轻掺杂源/漏区；以图形化的第一掩膜层为掩模，对介质层执行刻蚀工艺，以减薄轻掺杂源/漏区上方的介质层的厚度，并去除图形化的第一掩模层；形成栅介质层。本发明专利技术通过在形成轻掺杂源/漏区之后加入一刻蚀工艺，以减薄位于轻掺杂源/漏区上方的介质层厚度，改善了在后续形成栅介质层时去除位于所述重掺杂源/漏区上方的介质层时栅介质层两侧出现突出的侧向腐蚀的问题，从而解决了MOS晶体管的击穿电压单点偏低的问题。

【技术实现步骤摘要】
MOS晶体管及其形成方法、以及闪存的形成方法
本专利技术涉及集成电路制造领域，特别涉及一种MOS晶体管及其形成方法、以及闪存的形成方法。
技术介绍
闪存以其便捷、存储密度高、可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机、笔记本、掌上电脑和U盘等移动和通讯设备中。闪存是一种非易失性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失。在闪存中，其逻辑区通常包括三种MOS晶体管，具体为低压(LV)MOS晶体管、高压(HV)MOS晶体管和超高压(UHV)MOS晶体管，其中，LVMOS晶体管的电压例如为1.5～3V，HVMOS晶体管的电压例如为5-10V，UHVMOS晶体管的电压例如为大于10V，专利技术人发现，MOS晶体管的击穿电压存在单点偏低的问题。
技术实现思路
本专利技术的目的在于提供一种MOS晶体管的形成方法，以改善MOS晶体管的击穿电压单点偏低的问题。本专利技术的另一目的在于提供一种闪存的形成方法，以提高闪存的逻辑区电路中UHVMOS晶体管的击穿电压的均匀性，从而提高产品的电性能。为解决上述技术问题，本专利技术提供一种MOS晶体管的形成方法，包括以下步骤：提供一半导体衬底，所述半导体衬底上形成有介质层，所述介质层上形成有栅电极；在所述介质层上形成图形化的第一掩模层，所述图形化的第一掩模层在所述栅电极的两侧形成有第一开口；以所述栅电极以及所述图形化的第一掩膜层为掩模，对所述第一开口下方的半导体衬底进行第一次离子注入，以在所述半导体衬底中形成轻掺杂源/漏区；以所述图形化的第一掩膜层为掩模，对所述第一开口暴露出的介质层执行刻蚀工艺，以减薄所述轻掺杂源/漏区上方的介质层的厚度，并去除所述图形化的第一掩模层；在所述栅电极两侧形成间隙壁；在所述介质层上形成图形化的第二掩模层，所述图形化的第二掩模层在所述栅电极和间隙壁的两侧形成有第二开口；以所述间隙壁和图形化的第二掩模层为掩模，对所述第二开口下方的半导体衬底进行第二次离子注入，以在所述半导体衬底中形成重掺杂源/漏区，并去除所述图形化的第二掩模层；在所述介质层上形成图形化的第三掩模层，所述图形化的第三掩模层在所述重掺杂源/漏区上方形成有第三开口；以及以所述图形化的第三掩模层为掩模，对所述第三开口暴露出的介质层执行刻蚀工艺，以去除位于重掺杂源/漏区上方的介质层，形成栅介质层。可选的，所述半导体衬底上形成的介质层的厚度大于或等于可选的，减薄后的位于轻掺杂源/漏区上方的介质层的厚度小于可选的，以所述图形化的第一掩膜层为掩模，对所述第一开口暴露出的介质层执行湿法刻蚀工艺，以减薄所述轻掺杂源/漏区上方的介质层的厚度，所述湿法刻蚀工艺的腐蚀液包括氢氟酸。可选的，以所述图形化的第一掩膜层为掩模，对所述第一开口暴露出的介质层执行干法刻蚀工艺，以减薄所述轻掺杂源/漏区上方的介质层的厚度，所述干法刻蚀工艺采用的刻蚀气体包括HCL、CL2、CH2F2和O2。本专利技术还提供一种MOS晶体管，包括：半导体衬底，所述半导体衬底中形成有源/漏区；栅介质层，所述栅介质层位于所述半导体衬底上；栅电极，所述栅电极位于所述栅介质层上，且所述源/漏区位于所述栅电极两侧；间隙壁，所述间隙壁位于所述栅介质层上，且所述间隙壁位于所述栅电极两侧；其中，位于所述间隙壁下方的栅介质层的厚度小于位于所述栅电极下方的栅介质层的厚度。本专利技术还提供一种闪存的形成方法，包括以下步骤：提供一半导体衬底，所述半导体衬底包括一逻辑区，所述逻辑区具有超高压第一晶体管区和超高压第二晶体管区，在所述超高压第一晶体管区和超高压第二晶体管区均形成有介质层和栅电极；在所述超高压第一晶体管区的介质层上形成图形化的第一晶体管区掩膜层，所述图形化的第一晶体管区掩模层在所述超高压第一晶体管区的栅电极的两侧形成有第一晶体管区开口；以所述图形化的第一晶体管区掩膜层以及超高压第一晶体管区的栅电极为掩模，对所述第一晶体管区开口下方的半导体衬底进行第一次离子注入，形成超高压第一晶体管的轻掺杂源/漏区；对所述第一晶体管区开口暴露出的超高压第一晶体管区的介质层执行刻蚀工艺，以减薄所述超高压第一晶体管区中位于轻掺杂源/漏区上方的介质层的厚度，并去除所述图形化的第一晶体管区掩膜层；在所述超高压第二晶体管区的介质层上形成图形化的第二晶体管区掩膜层，所述图形化的第二晶体管区掩模层在所述超高压第二晶体管区的栅电极的两侧形成有第二晶体管区开口；以所述图形化的第二晶体管区掩膜层以及超高压第二晶体管区的栅电极为掩模，对所述第二晶体管区开口下方的半导体衬底进行第一次离子注入，形成超高压第二晶体管的轻掺杂源/漏区；对所述第二晶体管区开口暴露出的超高压第二晶体管区的介质层执行刻蚀工艺，以减薄所述超高压第二晶体管区中位于轻掺杂源/漏区上方的介质层的厚度，并去除所述图形化的第二晶体管区掩膜层；在所述超高压第一晶体管区和超高压第二晶体管区的栅电极两侧形成间隙壁；在所述超高压第一晶体管区和超高压第二晶体管区的介质层上形成图形化的第二掩模层，所述图形化的第二掩模层在所述栅电极和间隙壁的两侧形成有第二开口；以所述间隙壁和图形化的第二掩模层为掩模，对所述第二开口下方的半导体衬底进行第二次离子注入，以在所述超高压第一晶体管区和超高压第二晶体管区中形成重掺杂源/漏区，并去除所述图形化的第二掩模层；在所述超高压第一晶体管区和超高压第二晶体管区的介质层上形成图形化的第三掩模层，所述图形化的第三掩模层在所述重掺杂源/漏区上方形成有第三开口；以及以所述图形化的第三掩模层为掩模，对所述第三开口暴露出的介质层执行刻蚀工艺，以去除所述超高压第一晶体管区和超高压第二晶体管区中位于重掺杂源/漏区上方的介质层，形成所述超高压第一晶体管区和超高压第二晶体管区栅介质层。可选的，所述超高压第一晶体管区和超高压第二晶体管区的介质层的厚度均大于或等于可选的，减薄后的所述超高压第一晶体管区中位于轻掺杂源/漏区上方的介质层的厚度小于可选的，对所述第一晶体管区开口暴露出的所述超高压第一晶体管区的介质层执行湿法刻蚀工艺，所述湿法刻蚀工艺的腐蚀液包括氢氟酸；对所述第二晶体管区开口暴露出的所述超高压第二晶体管区的介质层执行湿法刻蚀工艺，所述湿法刻蚀工艺的腐蚀液包括氢氟酸。可选的，对所述第一晶体管区开口暴露出的所述超高压第一晶体管区的介质层执行干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括HCL、CL2、CH2F2和O2；对所述第二晶体管区开口暴露出所述超高压第二晶体管区的介质层执行干法刻蚀工艺，所述干法刻蚀工艺的刻蚀气体包括HCL、CL2、CH2F2和O2。可选的，减薄后的所述超高压第二晶体管区中位于轻掺杂源/漏区上方的介质层的厚度小于可选的，所述第一晶体管为NMOS晶体管，所述第二晶体管为PMOS晶体管。与现有技术相比存在以下有益效果：本专利技术提供的一种MOS晶体管及其形成方法，所述MOS晶体管的形成方法通过在形成轻掺杂源/漏区之后加入一刻蚀工艺，以减薄位于轻掺杂源/漏区上方的介质层厚度，改善了在后续形成栅介质层时去除位于所述重掺杂源/漏区上方的介质层时栅介质层两侧出现本文档来自技高网...

【技术保护点】
1.一种MOS晶体管的形成方法，其特征在于，包括以下步骤：提供一半导体衬底，所述半导体衬底上形成有介质层，所述介质层上形成有栅电极；在所述介质层上形成图形化的第一掩模层，所述图形化的第一掩模层在所述栅电极的两侧形成有第一开口；以所述栅电极以及图形化的第一掩膜层为掩模，对所述第一开口下方的半导体衬底进行第一次离子注入，以在所述半导体衬底中形成轻掺杂源/漏区；以所述图形化的第一掩膜层为掩模，对所述第一开口暴露出的介质层执行刻蚀工艺，以减薄所述轻掺杂源/漏区上方的介质层的厚度，并去除所述图形化的第一掩模层；在所述栅电极两侧形成间隙壁；在所述介质层上形成图形化的第二掩模层，所述图形化的第二掩模层在所述栅电极和间隙壁的两侧形成有第二开口；以所述间隙壁和图形化的第二掩模层为掩模，对所述第二开口下方的半导体衬底进行第二次离子注入，以在所述半导体衬底中形成重掺杂源/漏区，并去除所述图形化的第二掩模层；在所述介质层上形成图形化的第三掩模层，所述图形化的第三掩模层在所述重掺杂源/漏区上方形成有第三开口；以及以所述图形化的第三掩模层为掩模，对所述第三开口暴露出的介质层执行刻蚀工艺，以去除位于重掺杂源/漏区上方的介质层，形成栅介质层。...

【技术特征摘要】
1.一种MOS晶体管的形成方法，其特征在于，包括以下步骤：提供一半导体衬底，所述半导体衬底上形成有介质层，所述介质层上形成有栅电极；在所述介质层上形成图形化的第一掩模层，所述图形化的第一掩模层在所述栅电极的两侧形成有第一开口；以所述栅电极以及图形化的第一掩膜层为掩模，对所述第一开口下方的半导体衬底进行第一次离子注入，以在所述半导体衬底中形成轻掺杂源/漏区；以所述图形化的第一掩膜层为掩模，对所述第一开口暴露出的介质层执行刻蚀工艺，以减薄所述轻掺杂源/漏区上方的介质层的厚度，并去除所述图形化的第一掩模层；在所述栅电极两侧形成间隙壁；在所述介质层上形成图形化的第二掩模层，所述图形化的第二掩模层在所述栅电极和间隙壁的两侧形成有第二开口；以所述间隙壁和图形化的第二掩模层为掩模，对所述第二开口下方的半导体衬底进行第二次离子注入，以在所述半导体衬底中形成重掺杂源/漏区，并去除所述图形化的第二掩模层；在所述介质层上形成图形化的第三掩模层，所述图形化的第三掩模层在所述重掺杂源/漏区上方形成有第三开口；以及以所述图形化的第三掩模层为掩模，对所述第三开口暴露出的介质层执行刻蚀工艺，以去除位于重掺杂源/漏区上方的介质层，形成栅介质层。2.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述半导体衬底上形成的介质层的厚度大于或等于3.如权利要求1或2所述的MOS晶体管的形成方法，其特征在于，减薄后的位于轻掺杂源/漏区上方的介质层的厚度小于4.如权利要求1所述的MOS晶体管的形成方法，其特征在于，以所述图形化的第一掩膜层为掩模，对所述第一开口暴露出的介质层执行湿法刻蚀工艺，以减薄所述轻掺杂源/漏区上方的介质层的厚度，所述湿法刻蚀工艺的腐蚀液包括氢氟酸。5.如权利要求1所述的MOS晶体管的形成方法，其特征在于，以所述图形化的第一掩膜层为掩模，对所述第一开口暴露出的介质层执行干法刻蚀工艺，以减薄所述轻掺杂源/漏区上方的介质层的厚度，所述干法刻蚀工艺采用的刻蚀气体包括HCL、CL2、CH2F2和O2。6.一种MOS晶体管，其特征在于，包括：半导体衬底，所述半导体衬底中形成有源/漏区；栅介质层，所述栅介质层位于所述半导体衬底上；栅电极，所述栅电极位于所述栅介质层上，且所述源/漏区位于所述栅电极两侧；间隙壁，所述间隙壁位于所述栅介质层上，且所述间隙壁位于所述栅电极两侧；其中，位于所述间隙壁下方的栅介质层的厚度小于位于所述栅电极下方的栅介质层的厚度。7.一种闪存的形成方法，其特征在于，包括以下步骤：提供一半导体衬底，所述半导体衬底包括一逻辑区，所述逻辑区具有超高压第一晶体管区和超高压第二晶体管区，在所述超高压第一晶体管区和超高压第二晶体管区均形成有介质层，在所述介质层上形成有栅电极；在所述超高压第一晶体管区的介质层上形成图形化的第一晶体管区掩膜层，所述图形化的第一晶体管区掩模层在所述超高压第一晶体管区的栅电极的两侧形成有第一晶体管区开口；以所述图形化的第一晶体管区掩膜层以及超高压第一晶体管区的栅电极为掩模，对所述第一晶体管区开口下方的半导体衬底进行第一次离子注...

【专利技术属性】
技术研发人员：邵永军，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42