晶体管制造技术

本实用新型专利技术提供了一种晶体管。该晶体管（100）包括：半导体衬底（102）；形成在所述半导体衬底上的栅极电介质（104）；形成在所述栅极电介质上的栅极（106）；位于所述栅极电介质下方的沟道区（112）；位于所述半导体衬底中、且分别在所述沟道区两侧的源区（108）和漏区（110），其中至少所述源区和漏区之一包含毗邻所述沟道区、在垂直于所述半导体衬底的表面的方向上排列的一组位错（101），该组位错包含至少两个位错。

【技术实现步骤摘要】
【国外来华专利技术】
本技术涉及半导体器件制造领域，尤其涉及一种晶体管。
技术介绍
通常，集成电路包含形成在衬底上的NMOS (η型金属-氧化物-半导体)晶体管和PMOS (P型金属-氧化物-半导体)晶体管的组合。集成电路的性能与其所包含的晶体管的性能有直接关系。因此，希望提高晶体管的驱动电流以增强其性能。美国专利申请No. 20100038685Α公开了一种晶体管，在该晶体管的沟道区与源/漏区之间形成位错，这种位错产生拉应力，该拉应力提高了沟道中的电子迁移率，由此晶体管的驱动电流得以增加。图12a_12c示出了这种位错的形成。在图12a中，对已经形成了栅极电介质2和栅极3的半导体衬底I进行硅注入，从而形成非晶区域，如图中阴影部分所 示。在图12b中，对该半导体衬底I进行退火，使得非晶区域再结晶，在再结晶过程中，水平方向和竖直方向上的两个不同的晶体生长前端相遇，如图中箭头所示，从而形成了图12c所示的位错。
技术实现思路
本技术的目的是提供一种晶体管以及一种晶体管的制造方法。本技术的制造晶体管的方法包括如下步骤在半导体衬底上形成栅极电介质；在所述栅极电介质上形成栅极；对位于所述衬底中且分别在所述栅极两侧的所述半本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.10.29 CN 201010532062.9限定的本实用新型的范围内。权利要求1.一种晶体管，包括 半导体衬底； 形成在所述半导体衬底上的栅极电介质； 形成在所述栅极电介质上的栅极； 位于所述栅极电介质下方的沟道区； 位于所述半导体衬底中...

【专利技术属性】
技术研发人员：尹海洲，朱慧珑，骆志炯，
申请(专利权)人：中国科学院微电子研究所，
类型：
国别省市：