具有电磁屏蔽及散热特性的半导体组件及制作方法技术

本发明专利技术的半导体组件包含有通过第一及第二路由电路而面对面接置在一起的封埋装置与散热增益型装置，并设有一散热座，其可提供散热及电磁屏蔽。封埋装置具有封埋于密封材中的第一半导体芯片，而散热增益型装置具有与散热座的屏蔽盖热性导通的第二半导体芯片，且该第二半导体芯片被散热座的凸柱侧向环绕。第一及第二半导体芯片接置于第一路由电路的相反两侧，且第二路由电路设置于屏蔽盖上，并借由凸块电性耦接至第一路由电路。第一路由电路与第二路由电路提供第一及第二半导体芯片阶段式扇出路由。

【技术实现步骤摘要】
具有电磁屏蔽及散热特性的半导体组件及制作方法
本专利技术涉及一种半导体组件及其制作方法，尤其涉及一种借由双路由电路使两半导体装置面对面接置一起的半导体组件，且其设有一散热座，以提供散热及电磁屏蔽。
技术介绍
多媒体装置的市场趋势倾向于更迅速且更薄型化的设计需求。其中一种方法是以面对面(face-to-face)方式以互连两半导体装置，使两半导体装置间具有最短的路由距离。由于叠置的装置间可直接相互传输，以降低延迟，故可大幅改善组件的信号完整度，并节省额外的耗能。因此，面对面半导体组件可展现三维集成电路堆叠(3DICstacking)几乎所有优点，且无需在堆叠芯片中形成成本高昂的硅穿孔(Through-SiliconVia)。然而，由于半导体装置易在高操作温度下发生效能劣化现象，因此如果面对面的堆叠式芯片未进行适当散热，则会使装置的热环境变差，导致操作时可能出现立即失效的问题。此外，美国专利申请案号2014/0210107公开一种具有面对面设置结构的堆叠式芯片组件。然而由于其底部芯片未受到保护，且底部芯片的厚度又必须比用于外部连接的焊球薄，所以该组件可靠度不佳且无法实际应用。美国专利案号8,008,121、8,519,537及8,558,395则公开各种具有中介层的组件结构，其将中介层设于面对面设置的芯片间。虽然其无需在堆叠芯片中形成硅穿孔(TSV)，但中介层中用于提供芯片间电性路由的硅穿孔会导致工艺复杂、生产良率低及高成本。为了上述理由及以下所述的其他理由，目前亟需发展一种新式的半导体组件，以达到高封装密度、较佳信号完整度及高散热性要求。
技术实现思路
本专利技术的目的提供一种半导体组件，其借由路由电路，使半导体装置面对面地组接在一起，并具有一散热座，该散热座包括一屏蔽盖、凸柱及另一路由电路，其中该屏蔽盖可对直接贴附至屏蔽盖的芯片提供电磁屏蔽及散热，而所述凸柱则可对未直接贴附至屏蔽盖的芯片提供散热途径，且双路由电路可提供该组件阶段式扇出路由，因此散热座所具有的综合特性可有效改善组件的热性及电性效能。依据上述及其他目的，本专利技术提供一种将封埋装置电性耦接至散热增益型装置的半导体组件，其中该封埋装置包含一第一半导体芯片、一第一路由电路及一密封材，而该散热增益型装置包含一第二半导体芯片及一散热座。该散热座具有一屏蔽盖、凸柱及一第二路由电路。在一较佳实施例中，第一半导体芯片电性耦接至第一路由电路的一侧，并封埋于该密封材中；第二半导体芯片借由第一凸块电性耦接至第一路由电路的另一侧，且设置于第二路由电路的一贯穿开口中，并与屏蔽盖热性导通，该屏蔽盖是借由凸出自屏蔽盖表面且电性耦接至第一路由电路的凸柱进行接地连接；第一路由电路对第一半导体芯片及第二半导体芯片提供初级的扇出路由及最短的互连距离；第二路由电路设置于屏蔽盖表面，并侧向环绕第二半导体芯片及所述凸柱，并电性耦接至第一路由电路，以提供进一步的扇出路由。在另一方案中，本专利技术提供一种具有电磁屏蔽及散热特性的半导体组件，其包括：一封埋装置，其包含一第一半导体芯片、一密封材及一第一路由电路，该第一路由电路设置于密封材的一第一表面，其中第一半导体芯片嵌埋于密封材中，并电性耦接至第一路由电路；以及一散热增益型装置，其包括一散热座及一第二半导体芯片，该散热座具有一屏蔽盖、凸柱、及设置于屏蔽盖一表面上的一第二路由电路，其中(i)第二路由电路具有一贯穿开口，且该第二半导体芯片设置于该贯穿开口中，并贴附至该屏蔽盖，且(ii)所述凸柱自该屏蔽盖的该表面凸出，并被该第二路由电路侧向环绕；其中该散热增益型装置叠置于该封埋装置上，且第二半导体芯片借由一系列第一凸块，电性耦接至第一路由电路，而第二路由电路则借由一系列第二凸块，电性耦接至第一路由电路。在再一方案中，本专利技术提供一种具有电磁屏蔽及散热特性的半导体组件制作方法，其包括下述步骤：提供一封埋装置，其包含一第一半导体芯片、一密封材及一第一路由电路，该第一路由电路设置于密封材的一第一表面，其中第一半导体芯片嵌埋于密封材中，并电性耦接至第一路由电路；借由一系列第一凸块，将一第二半导体芯片电性耦接至封埋装置的第一路由电路；提供一散热座，其包含一屏蔽盖、凸柱及一第二路由电路，其中第二路由电路具有一贯穿开口，且设置于屏蔽盖的一表面上，而所述凸柱自该屏蔽盖的该表面凸出，并被第二路由电路侧向环绕；以及将散热座叠置于封埋装置上，并借由一系列第二凸块，将散热座的第二路由电路电性耦接至封埋装置的第一路由电路，且同时将第二半导体芯片设置于第二路由电路的贯穿开口中，并使第二半导体芯片贴附至屏蔽盖。除非特别描述或步骤间使用“接着”字词，或者是必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。本专利技术的半导体组件及其制作方法具有许多优点。举例来说，将封埋装置及散热增益型装置相互面对面地电性耦接，可提供封埋装置与散热增益型装置间的最短互连距离。此外，将第二半导体芯片插入屏蔽盖上第二路由电路的贯穿开口是有利的，其原因在于，散热座的屏蔽盖可供第二半导体芯片散热，并作为组件的支撑平台，而散热座的凸柱可提供屏蔽盖与第一路由电路间的电性连接，以作为接地用，进而提供第二半导体芯片有效的电磁屏蔽作用。可借由下述较佳实施例的详细叙述使本专利技术的上述及其他特征与优点更加清楚明了。附图说明参考随附附图，可借由下述较佳实施例的详细叙述使本专利技术更加清楚明了，其中：图1为本专利技术第一实施方案中，在牺牲载板上形成路由线的剖视图；图2为本专利技术第一实施方案中，图1结构上形成介电层及盲孔的剖视图；图3为本专利技术第一实施方案中，图2结构上形成第一导线的剖视图；图4为本专利技术第一实施方案中，图3结构上接置第一半导体芯片的剖视图；图5为本专利技术第一实施方案中，图4结构上接置焊球的剖视图；图6为本专利技术第一实施方案中，图5结构上形成密封材的剖视图；图7为本专利技术第一实施方案中，图6结构上形成开孔的剖视图；图8及9分别为本专利技术第一实施方案中，自图7结构移除牺牲载板的剖视图及顶部立体示意图；图10及11分别为本专利技术第一实施方案中，凸出座及凸柱自屏蔽盖凸起的剖视图及底部立体示意图；图12为本专利技术第一实施方案中，图10结构上提供接合膜及路由基板的剖视图；图13为本专利技术第一实施方案中，图12结构进行层压工艺后的剖视图；图14及15分别为本专利技术第一实施方案中，图13结构形成凹穴以完成散热座制作的剖视图及底部立体示意图；图16为本专利技术第一实施方案中，图14结构上设置具有第一凸块的第二半导体芯片的剖视图；图17为本专利技术第一实施方案中，图16结构上接置第二凸块及第三凸块的剖视图；图18为本专利技术第一实施方案中，图17结构叠置于图8结构上的剖视图；图19为本专利技术第一实施方案中，图17结构电性耦接至图8结构的剖视图；图20为本专利技术第一实施方案中，图19结构上提供树脂，以制作完成半导体组件的剖视图；图21为本专利技术第一实施方案中，另一半导体组件方案的剖视图；图22为本专利技术第一实施方案中，再一半导体组件方案的剖视图；图23为本专利技术第二实施方案中，图4结构上形成密封材的剖视图；图24为本专利技术第二实施方案中，图23结构上形成盲孔的剖视图；图25为本专利技术第二实施方案中，图24结构上形成导电盲孔及外部导线的剖视图；图26及27本文档来自技高网...

【技术保护点】
一种具有电磁屏蔽及散热特性的半导体组件，其包括：一封埋装置，其包含一第一半导体芯片、一密封材及一第一路由电路，该第一路由电路设置于该密封材的一第一表面，其中该第一半导体芯片嵌埋于该密封材中，并电性耦接至该第一路由电路；一散热增益型装置，其包括一散热座及一第二半导体芯片，该散热座具有一屏蔽盖、凸柱及一第二路由电路，且该第二路由电路设置于该屏蔽盖的一表面上，其中(i)该第二路由电路具有一贯穿开口，且该第二半导体芯片设置于该贯穿开口中，并贴附至该屏蔽盖，且(ii)所述凸柱自该屏蔽盖的该表面凸出，并被该第二路由电路侧向环绕；以及该散热增益型装置叠置于该封埋装置上，且该第二半导体芯片借由一系列第一凸块，电性耦接至该第一路由电路，而该第二路由电路借由一系列第二凸块，电性耦接至该第一路由电路。

【技术特征摘要】
1.一种具有电磁屏蔽及散热特性的半导体组件，其包括：一封埋装置，其包含一第一半导体芯片、一密封材及一第一路由电路，该第一路由电路设置于该密封材的一第一表面，其中该第一半导体芯片嵌埋于该密封材中，并电性耦接至该第一路由电路；一散热增益型装置，其包括一散热座及一第二半导体芯片，该散热座具有一屏蔽盖、凸柱及一第二路由电路，且该第二路由电路设置于该屏蔽盖的一表面上，其中(i)该第二路由电路具有一贯穿开口，且该第二半导体芯片设置于该贯穿开口中，并贴附至该屏蔽盖，且(ii)所述凸柱自该屏蔽盖的该表面凸出，并被该第二路由电路侧向环绕；以及该散热增益型装置叠置于该封埋装置上，且该第二半导体芯片借由一系列第一凸块，电性耦接至该第一路由电路，而该第二路由电路借由一系列第二凸块，电性耦接至该第一路由电路。2.如权利要求1所述的半导体组件，其中，该散热座的所述凸柱电性连接至该第二路由电路。3.如权利要求1所述的半导体组件，还包括：一系列第三凸块，其设置于所述凸柱上，以提供该屏蔽盖与该封埋装置间的电性及热性连接。4.如权利要求1所述的半导体组件，其中，第二路由电路包括侧向延伸超过该封埋装置外围边缘的至少一导线。5.如权利要求4所述的半导体组件，还包括：一系列端子，其电性耦接至该第二路由电路及该屏蔽盖，并环绕该封埋装置。6.如权利要求5所述的半导体组件，还包括：一加强层，其覆盖所述端子的侧壁。7.如权利要求5所述的半导体组件，还包括：一系列第四凸块，其设置于所述凸柱上，以提供该屏蔽盖与所述端子间的电性连接。8.如权利要求6所述的半导体组件，还包括：一外部路由电路，其设置于该加强层的一外表面上，其中该外部路由电路电性耦接至所述端子。9.如权利要求1所述的半导体组件，其中，该封埋装置还包括一系列端子，其位于该密封材中，且环绕该第一半导体芯片，并电性耦接至该第一路由电路及该屏蔽盖，且朝该密封材的一相反第二表面延伸。10.如权利要求9所述的半导体组件，其中，该密...

【专利技术属性】
技术研发人员：林文强，王家忠，
申请(专利权)人：钰桥半导体股份有限公司，
类型：发明
国别省市：中国台湾,71