形成叠层封装结构的方法技术

一种方法，包括将半导体管芯附接在晶圆的第一面上，将第一顶部封装件附接在晶圆的第一面上以及将第二顶部封装件附接在晶圆的第一面上。方法进一步包括将封装层沉积在晶圆的第一面上方，其中，第一顶部封装件和第二顶部封装件嵌入到封装层中，对晶圆的第二面施加减薄工艺，将晶圆切割成多个芯片封装件以及将芯片封装件附接至衬底。本发明专利技术还提供了形成叠层封装结构的方法。

Method of forming a stacked packaging structure

A method includes attaching a semiconductor die to the first surface of the wafer, attaching the first top package to the first surface of the wafer, and attaching the second top package to the first surface of the wafer. The method further includes the encapsulation layer deposited on the first surface, wherein the first wafer, a top package and second top package embedded into the encapsulation layer, applying thinning process on the wafer surface second, the wafer is cut into a plurality of chip package and chip package attached to the substrate. The invention also provides a method for forming a stacked encapsulation structure.

【技术实现步骤摘要】

本专利技术一般地涉及半导体
，更具体地来说，涉及半导体器件及其形成方法。
技术介绍
由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的改进，半导体工业经历了快速发展。在极大程度上，集成密度的这种改进源于半导体工艺节点的缩小(例如，工艺节点缩小为小于20nm的节点)。由于最近对小型化、更高的速度和更大的带宽以及更低的功耗和更短的延迟的需求增长，所以对半导体管芯的更小和更具有创造性的封装技术的需要也在增加。随着半导体技术进一步发展，作为进一步减小半导体器件物理尺寸的有效选择出现了叠层封装半导体器件。在叠层封装半导体器件中，在不同的晶圆和封装件上制造诸如逻辑、存储、处理器电路等的有源电路。两个或更多的封装件中的一个安装在另一个顶部上，即，通过标准接口进行堆叠，以在它们之间传递信号。可以通过采用叠层封装半导体器件来获得更高的密度。此外，叠层封装半导体器件可以获得更小的形状因子、成本效益、更高的性能和更低的功耗。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种方法，包括：将半导体管芯附接在晶圆的第一面上；将第一顶部封装件附接在所述晶圆的所述第一面上；将第二顶部封装件附接在所述晶圆的所述第一面上；在所述晶圆的所述第一面上方沉积封装层，所述第一顶部封装件和所述第二顶部封装件嵌入到所述封装层中；对所述晶圆的第二面施加减薄工艺；将所述晶圆切割成多个芯片封装件；以及将所述芯片封装件附接至衬底。该方法进一步包括：在对所述晶圆的所述第二面施加所述减薄工艺的步骤之后，在所述晶圆的所述第二面上方形成再分布层。该方法进一步包括：在所述晶圆的所述第二面上方形成所述再分布层的步骤之后，在所述晶圆的所述第二面上方形成多个凸块。该方法进一步包括：在将所述晶圆切割成多个芯片封装件的步骤之后，在所述晶圆的所述第二面上方形成多个凸块。该方法进一步包括：在所述晶圆和所述半导体管芯之间形成第一底部填充层。该方法进一步包括：在所述晶圆和所述衬底之间形成第二底部填充层。在该方法中，所述晶圆包括：第一再分布层，位于所述晶圆的所述第一面上；以及多个通孔，连接至所述第一再分布层。根据本专利技术的另一方面，提供了一种方法，包括：将第一半导体管芯附接在晶圆的第一面上；将第二半导体管芯附接在所述晶圆的所述第一面上；将第一顶部封装件附接在所述晶圆的所述第一面上，所述第一半导体管芯位于所述晶圆和所述第一顶部封装件之间；将第二顶部封装件附接在所述晶圆的所述第一面上，所述第二半导体管芯位于所述晶圆和所述第二顶部封装件之间；在所述晶圆的所述第一面上方沉积封装层，所述第一半导体管芯、所述第二半导体管芯、所述第一顶部封装件和所述第二顶部封装件嵌入到所述封装层中；对所述晶圆的第二面施加减薄工艺；将所述晶圆切割成多个芯片封装件；以及将所述芯片封装件附接至衬底。该方法进一步包括：在所述晶圆和所述第一半导体管芯之间形成第一底部填充层；以及在所述晶圆和所述第二半导体管芯之间形成第二底部填充层。该方法进一步包括：在所述晶圆和所述衬底之间形成第三底部填充层。该方法进一步包括：将所述晶圆附接至载具；对所述晶圆的所述第二面施加所述减薄工艺；在所述晶圆的所述第二面上方形成再分布层；以及将切割带附接在所述晶圆的所述第二面上。该方法进一步包括：将所述载具与所述晶圆分离；将所述晶圆切割成多个芯片封装件；以及在所述晶圆的所述第二面上方形成多个凸块。该方法进一步包括：将所述晶圆附接至载具；对所述晶圆的所述第二面施加所述减薄工艺；在所述晶圆的所述第二面上方形成再分布层；以及在所述晶圆的所述第二面上方形成多个凸块。该方法进一步包括：将所述载具与所述晶圆分离；将所述晶圆切割成多个芯片封装件。根据本专利技术的又一方面，提供了一种器件，包括：封装元件，具有：第一再分布层，形成在所述封装元件的第一面上方；第二再分布层，形成在所述封装元件的第二面上方；和多个通孔，连接在所述第一再分布层和所述第二再分布层之间；第一半导体管芯，安装在所述封装元件的所述第一面上；第二半导体管芯，安装在所述封装元件的所述第一面上；第一顶部封装件，接合在所述封装元件的所述第一面上，所述第一半导体管芯位于所述第一顶部封装件和所述封装元件之间；以及第二顶部封装件，接合在所述封装元件的所述第一面上，所述第二半导体管芯位于所述第二顶部封装件和所述封装元件之间。该器件进一步包括：第一底部填充层，形成在所述第一半导体管芯和所述封装元件之间；以及第二底部填充层，形成在所述第二半导体管芯和所述封装元件之间。该器件进一步包括：封装层，形成在所述封装元件的所述第一面上方，所述第一半导体管芯、所述第二半导体管芯、所述第一顶部封装件以及所述第二顶部封装件嵌入到所述封装层中。该器件进一步包括：多个第一凸块，连接在所述第一半导体管芯和所述第一再分布层之间。该器件进一步包括：多个第二凸块，连接在所述第二半导体管芯和所述第一再分布层之间。在该器件中：所述第一顶部封装件包括堆叠在一起的多个半导体管芯。附图说明为了更好地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：图1至图12是根据实施例的制造叠层封装半导体器件的中间阶段的截面图。图1示出了根据本专利技术的各个实施例的晶圆的截面图；图2示出了根据本专利技术的各个实施例的多个半导体管芯接合在图1所示的晶圆顶部上；图3示出了根据本专利技术的各个实施例在多个顶部封装件接合在晶圆上之后的图2所示的半导体器件的截面图；图4示出了根据本专利技术的各个实施例在封装层形成在晶圆上方之后的图3所示的半导体器件的截面图；图5示出了根据本专利技术的各个实施例在半导体器件被翻转并接合在载具上之后的图4所示的半导体器件的截面图；图6示出了根据本专利技术的各个实施例在对半导体器件背面施加减薄工艺之后的图5所示的半导体器件的截面图；图7示出了根据本专利技术的各个实施例在再分布层形成在半导体器件背面上方之后的图6所示的半导体器件的截面图；图8示出了根据本专利技术的各个实施例在切割带附接至半导体器件背面之后的图7所示的半导体器件的截面图；图9示出了根据本专利技术的各个实施例在载具与半导体器件分离之后的图8所示的半导体器件的截面图；图10示出了使用切割工艺将晶圆分成单个芯片封装件的工艺；图11示出了根据本专利技术的各个实施本文档来自技高网...

【技术保护点】
一种方法，包括：将半导体管芯附接在晶圆的第一面上；将第一顶部封装件附接在所述晶圆的所述第一面上；将第二顶部封装件附接在所述晶圆的所述第一面上；在所述晶圆的所述第一面上方沉积封装层，所述第一顶部封装件和所述第二顶部封装件嵌入到所述封装层中；对所述晶圆的第二面施加减薄工艺；将所述晶圆切割成多个芯片封装件；以及将所述芯片封装件附接至衬底。

【技术特征摘要】
2012.11.21 US 13/683,5021.一种方法，包括：
将半导体管芯附接在晶圆的第一面上；
将第一顶部封装件附接在所述晶圆的所述第一面上；
将第二顶部封装件附接在所述晶圆的所述第一面上；
在所述晶圆的所述第一面上方沉积封装层，所述第一顶部封装件和所
述第二顶部封装件嵌入到所述封装层中；
对所述晶圆的第二面施加减薄工艺；
将所述晶圆切割成多个芯片封装件；以及
将所述芯片封装件附接至衬底。
2.根据权利要求1所述的方法，进一步包括：
在对所述晶圆的所述第二面施加所述减薄工艺的步骤之后，在所述晶
圆的所述第二面上方形成再分布层。
3.根据权利要求2所述的方法，进一步包括：
在所述晶圆的所述第二面上方形成所述再分布层的步骤之后，在所述
晶圆的所述第二面上方形成多个凸块。
4.根据权利要求1所述的方法，进一步包括：
在将所述晶圆切割成多个芯片封装件的步骤之后，在所述晶圆的所述
第二面上方形成多个凸块。
5.根据权利要求1所述的方法，进一步包括：
在所述晶圆和所述半导体管芯之间形成第一底部填充层。
6.根据权利要求1所述的方法，进一步包括：
在所述晶圆和所述衬底之间形成第二底部填充层。
7.根据权利要求1所述的方法，其中，所述晶圆包括：
第一再分布层，位于所述晶圆的所述第一面上；以及
多个通孔，连接至所述第一再分布层。
8.一种方法，包括：
将第一半导体管...

【专利技术属性】
技术研发人员：吕俊麟，刘明凯，吴凯强，杨青峰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71