半导体封装结构及其制作方法技术

本发明专利技术提供一种半导体封装结构及其制作方法。制作方法包括以下步骤。提供封装基材。封装基材包括介电层与连接介电层的金属层。图案化金属层，以形成图案化线路层。图案化线路层包括多个彼此分离的线路。形成第一封装胶体于介电层上，并使第一封装胶体填充于这些线路之间，以形成预铸模导线层。移除部分介电层，以形成多个开口。这些开口暴露出部分预铸模导线层。配置第一芯片于介电层或预铸模导线层上，并使第一芯片通过这些开口电性连接预铸模导线层。形成第二封装胶体于介电层上，并使第二封装胶体包覆第一芯片。本发明专利技术能制作得到整体厚度较薄且具有良好的结构强度的半导体封装结构。

【技术实现步骤摘要】
半导体封装结构及其制作方法
本专利技术涉及一种封装结构及其制作方法，尤其涉及一种半导体封装结构及其制作方法。
技术介绍
在半导体产业中，集成电路(IC)的生产主要可分为三个阶段：集成电路的设计、集成电路的制作以及集成电路的封装。在晶圆的集成电路制作完成之后，晶圆的主动面配置有多个接垫。最后，由晶圆切割所得的裸芯片可通过接垫，电性连接于承载器(carrier)。通常而言，承载器可以是导线架(leadframe)、基板(substrate)或印刷电路板(printedcircuitboard)，而芯片可通过打线接合(wirebonding)或覆晶接合(flipchipbonding)等方式连接至承载器上，以使芯片的接垫与承载器的接点电性连接，进而构成芯片封装体。芯片封装体的整体厚度例如是封装胶体的厚度、承载器的厚度以及外部端子的高度的总和。为满足芯片封装体微型化(miniaturization)的发展需求，常见的作法是降低承载器的厚度。然而，承载器的厚度缩减有限，且会对其结构刚性造成影响。
技术实现思路
本专利技术提供一种半导体封装结构及其制作方法，制作方法能制作得到整体厚度较薄且具有良好的结构强度的半导体封装结构；半导体封装结构整体厚度较薄，且具有良好的结构强度。本专利技术提出一种半导体封装结构的制作方法，其包括以下步骤。提供封装基材。封装基材包括介电层与连接介电层的金属层。图案化金属层，以形成图案化线路层。图案化线路层包括多个彼此分离的线路。形成第一封装胶体于介电层上，并使第一封装胶体填充于这些线路之间，以形成预铸模导线层。移除部分介电层，以形成多个开口。这些开口暴露出部分预铸模导线层。配置第一芯片于介电层或预铸模导线层上，并使第一芯片通过这些开口电性连接预铸模导线层。形成第二封装胶体于介电层上，并使第二封装胶体包覆第一芯片。本专利技术提出一种半导体封装结构，其包括预铸模导线层、介电层、第一芯片以及第二封装胶体。预铸模导线层包括图案化线路层与第一封装胶体。图案化线路层包括多个彼此分离的线路。第一封装胶体填充于这些线路之间。介电层连接预铸模导线层且具有多个开口，其中这些开口暴露出部分预铸模导线层。第一芯片配置于介电层或预铸模导线层上，且通过这些开口电性连接预铸模导线层。第二封装胶体配置于介电层上，且包覆第一芯片。基于上述，本专利技术的半导体封装结构的制作方法是使金属层连接介电层，并利用第一封装胶体包覆图案化后的金属层(即图案化线路层)。因此，图案化线路层的厚度可大幅缩减，并藉由介电层与第一封装胶体的支撑来提高结构刚性。反观现有的导线架需维持一定的厚度，否则容易因结构刚性的不足而弯曲变形。在使芯片通过打线接合或覆晶接合等方式电性连接于预铸模导线层的过程中，图案化线路层可受到介电层与第一封装胶体的支撑而不易弯曲变形，故能提高导线或凸块与图案化线路层之间的接合精度及强度，并且确保芯片与图案化线路层之间的电性连接关系。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1A至图1F是本专利技术第一实施例的半导体封装结构的制作方法的剖面示意图；图2A至图2C是本专利技术第二实施例的半导体封装结构的制作方法的剖面示意图；。图3A至图3D是本专利技术第三实施例的半导体封装结构的制作方法的剖面示意图；图4A至图4B是本专利技术第四实施例的半导体封装结构的制作方法的剖面示意图；图5A至图5C是本专利技术第五实施例的半导体封装结构的制作方法的剖面示意图。附图标记：100、100A～100D：半导体封装结构102：预铸模导线层110：封装基材111：介电层111a、111b：开口112：金属层112a：图案化线路层112b：线路120：第一封装胶体130：第一芯片131、161：主动表面132、162：背表面140：导线141、142：凸块150：第二封装胶体160：第二芯片具体实施方式图1A至图1F是本专利技术第一实施例的半导体封装结构的制作方法的剖面示意图。首先，请参考图1A，提供封装基材110。封装基材110包括介电层111以及金属层112，其中金属层112与介电层111相连接。在本实施例中，介电层111的材质可以是聚乙烯对苯二甲酸酯(polyethyleneterephthalate,PET)、聚酰亚胺(Polyimide,PI)、聚醚(polyethersulfone,PES)或碳酸脂(polycarbonate,PC)，或者是其他的可挠性材料。金属层112的材质可以是铜、铝、金、银、镍或前述金属的合金。接着，请参考图1B，例如以光微影蚀刻技术图案化金属层112，以形成图案化线路层112a。在本实施例中，图案化线路层112a包括多个彼此分离的线路112b，而暴露出部分介电层111。接着，请参考图1C，形成第一封装胶体120于介电层111上，并使第一封装胶体120填充于这些线路112b之间，以形成预铸模导线层102。在本实施例中，由于图案化线路层112a与介电层111相连接，且被第一封装胶体120所包覆，因此图案化线路层112a的厚度可大幅缩减，并藉由介电层111与第一封装胶体120的支撑以提高结构刚性。反观现有的导线架需维持一定的厚度，否则容易因结构刚性的不足而弯曲变形。另一方面，各个线路112b远离介电层111的表面可暴露于第一封装胶体120。如图1C所示，各个线路112b的厚度例如是与第一封装胶体120的厚度相等。接着，请参考图1D，例如以曝光显影、镭射或机械钻孔等方式移除部分介电层111，以形成多个开口111a，进而暴露出部分预铸模导线层102。具体而言，这些开口111a可暴露出部分图案化线路层112a。接着，请参考图1E，使第一芯片130以背表面132配置于介电层111上。接着，使多条导线140通过这些开口111a而电性连接第一芯片130的主动表面131与预铸模导线层102。换言之，本实施例可采用打线接合的方式，使第一芯片130与暴露于这些开口111a的图案化线路层112a电性连接。在使第一芯片130通过这些导线140电性连接预铸模导线层102的过程中，图案化线路层112a可受到介电层111与第一封装胶体120的支撑而不易弯曲变形，故能提高导线140与图案化线路层112a之间的接合精度及强度，并且确保第一芯片130与图案化线路层112a之间的电性连接关系。之后，请参考图1F，形成第二封装胶体150于介电层111上，使第二封装胶体150包覆第一芯片130，并填满这些开口111a。至此，本实施例的半导体封装结构100的制作已大致完成。以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的组件标号与部分内容，其中采用相同的标号来表示相同或近似的组件，并且省略了相同
技术实现思路
的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。图2A至图2C是本专利技术第二实施例的半导体封装结构的制作方法的剖面示意图。需说明的是，本实施例的半导体封装结构100A(显示于图2C)的部分制作步骤大致与图1A至图1C所示的制作步骤相同或相似，于此不再重复赘述。首先，请参考图2A，在如图1C所示的形成预铸模导线层102之后，例如以曝光显影、镭射或机械钻孔等方式移除部分介电本文档来自技高网...

【技术保护点】
一种半导体封装结构的制作方法，其特征在于，包括：提供封装基材，所述封装基材包括介电层与连接所述介电层的金属层；图案化所述金属层，以形成图案化线路层，所述图案化线路层包括多个彼此分离的线路；形成第一封装胶体于所述介电层上，并使所述第一封装胶体填充于所述多个线路之间，以形成预铸模导线层；移除部分所述介电层，以形成多个开口，其中所述多个开口暴露出部分所述预铸模导线层；配置第一芯片于所述介电层或所述预铸模导线层上，并使所述第一芯片通过所述多个开口电性连接所述预铸模导线层；以及形成第二封装胶体于所述介电层上，并使所述第二封装胶体包覆所述第一芯片。

【技术特征摘要】
2015.12.09 TW 1041412821.一种半导体封装结构的制作方法，其特征在于，包括：提供封装基材，所述封装基材包括介电层与连接所述介电层的金属层；图案化所述金属层，以形成图案化线路层，所述图案化线路层包括多个彼此分离的线路；形成第一封装胶体于所述介电层上，并使所述第一封装胶体填充于所述多个线路之间，以形成预铸模导线层；移除部分所述介电层，以形成多个开口，其中所述多个开口暴露出部分所述预铸模导线层；配置第一芯片于所述介电层或所述预铸模导线层上，并使所述第一芯片通过所述多个开口电性连接所述预铸模导线层；以及形成第二封装胶体于所述介电层上，并使所述第二封装胶体包覆所述第一芯片。2.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述第一芯片配置于所述介电层上，并且以多条导线通过所述多个开口电性接合于所述预铸模导线层。3.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述第一芯片配置于所述介电层上，并且以多个凸块通过所述多个开口覆晶接合于所述预铸模导线层。4.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述第一芯片配置于所述预铸模导线层上，并且位于所述介电层的其中一所述开口内，所述第一芯片以多条导线通过其他所述多个开口电性接合于所述预铸模导线层。5.根据权利要求1所述的半导体封装结构的制作方法，其特征在于，所述第一芯片配置于所述预铸模导线层上，并且位于所述介电层的其中一所述开口内，所述第一芯片以多个凸块覆晶接合于所述预铸模导线层。6.根据权利要求5所述的半导体封装结构的制作方法，其特征在于，还包括：在形成所述第二封装胶体于所述介电层上之前，配置第二芯片于所述介电层上，所述第二芯片位于所述第一芯片的...

【专利技术属性】
技术研发人员：陈宪章，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：中国台湾,71