一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，涉及半导体技术领域。所述方法包括：提供半导体衬底，在所述半导体衬底的表面上形成有鳍片；在所述半导体衬底上依次形成覆盖所述鳍片的沟道栅极区域的高k介电层、功函数调制层和金属栅极，其中，对于PMOS，所述功函数调制层包括第一功函数调制层，对于NMOS，所述功函数调制层包括第二功函数调制层。根据本发明专利技术的制造方法，采用形成功函数调制层的方法来实现对FinFET器件阈值电压的调制，而不使用阈值电压离子注入步骤，可以避免离子注入对鳍片造成损伤以及阴影效应产生的负面影响，同时采用本发明专利技术的制造方法可以形成具有多阈值电压金属栅极的半导体器件，进而可显著提高器件的良率和性能。

A semiconductor device and a method of manufacturing the same

The invention provides a semiconductor device and a manufacturing method thereof, relating to the field of semiconductor technology. The method includes: providing a semiconductor substrate, a fin formed on the surface of the semiconductor substrate; on the semiconductor substrate are formed of high k dielectric layer, function layer and metal gate modulation, channel gate area covering the fins which, for PMOS, the work function modulation layer including the first work function modulation layer for NMOS, the work function modulation layer includes second work function modulation layer. According to the manufacturing method of the invention, the method is successful to realize the modulation function modulation layer on the threshold voltage of the FinFET device, and do not use the threshold voltage of ion implantation steps, can avoid the negative effects of damage and shadow effect of fin ion implantation, the manufacturing method of the invention can form a semiconductor device having multiple threshold voltage the metal gate at the same time, which can significantly improve the yield rate and the performance of the device.

【技术实现步骤摘要】
一种半导体器件及其制造方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法。
技术介绍
随着CMOS器件尺寸的不断缩小，促进了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能。当器件发展到14nm技术节点时，FinFET器件由于其优越的性能而成为了主流器件。然而，随着半导体器件尺寸的不断缩小，FinFET器件的阈值电压(Vt)调节离子注入的实现变的越来越来难，主要是因为离子注入对鳍片的损伤很难控制，以及很难避免的阴影效应(shadoweffect)。28nm技术节点之前的制程离子注入和掺杂杂质激活仍然是主流的用于调节阈值电压的方法，并且阈值电压调节离子注入仍然被应用于FinFET器件，但是在其工艺过程中，必须非常小心谨慎来避免对鳍片造成损伤。这就意味着必须很好的控制掺杂杂质剂量、掺杂深度和轮廓以及杂质激活热量预算等所有参数。甚至通过微调离子注入也很难避免阴影效应的产生。因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术实施例一中提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，在所述半导体衬底的表面上形成有鳍片；在所述半导体衬底上依次形成覆盖所述鳍片的沟道栅极区域的高k介电层、功函数调制层和金属栅极，其中，对于PMOS，所述功函数调制层包括第一功函数调制层，对于NMOS，所述功函数调制层包括第二功函数调制层。进一步，对于PMOS，所述功函数调制层包括自下而上铝含量由低到高逐渐变化的铝掺杂的第一功函数调制层，对于NMOS，所述功函数调制层包括自下而上氮含量由低到高逐渐变化的氮掺杂的第二功函数调制层。进一步，对于PMOS，形成所述功函数调制层的步骤包括：形成由第一功函数调制层、铝掺杂的第一功函数调制层和第一功函数调制层依次组成的第一叠层的步骤。进一步，对于PMOS，形成所述功函数调制层的步骤还包括：多次循环执行形成所述第一叠层的步骤。进一步，所述铝掺杂的第一功函数调制层中铝的含量从5％逐渐调节到20％。进一步，所述第一功函数调制层的材料包括氮化钛TiN。进一步，对于NMOS，形成所述功函数调制层的步骤包括：形成由第一功函数调制层、铝掺杂的第一功函数调制层和第一功函数调制层依次组成的第二叠层的步骤。进一步，对于NMOS，形成所述功函数调制层的步骤还包括：多次循环执行形成所述第二叠层的步骤。进一步，氮掺杂的第二功函数调制层中氮的含量从5％逐渐调节到15％。进一步，其特征在于，所述第二功函数调制层的材料包括TiAl。进一步，还包括在所述高k介电层和所述功函数调制层之间形成覆盖层，以及在所述功函数调制层和金属栅极之间形成阻挡层的步骤。本专利技术实施例二提供一种如前述的制造方法形成的半导体器件，包括：半导体衬底，位于所述半导体衬底的表面上形成有鳍片；依次位于所述半导体衬底上并覆盖所述鳍片的沟道栅极区域的高k介电层、功函数调制层和金属栅极，对于PMOS，所述功函数调制层包括第一功函数调制层，对于NMOS，所述功函数调制层包括第二功函数调制层。进一步，对于PMOS，所述功函数调制层包括自下而上铝含量由低到高逐渐变化的铝掺杂的第一功函数调制层，对于NMOS，所述功函数调制层包括自下而上氮含量由低到高逐渐变化的氮掺杂的第二功函数调制层。进一步，所述第一功函数调制层为氮化钛，所述第二功函数调制层为TiAl。进一步，对于PMOS，所述功函数调制层包括：由第一功函数调制层、铝掺杂的第一功函数调制层和第一功函数调制层依次组成的第一叠层。进一步，对于PMOS，所述功函数调制层由多个所述第一叠层组成。进一步，所述铝掺杂的第一功函数调制层中铝的含量从5％逐渐调节到20％。进一步，对于NMOS，所述功函数调制层包括：由第二功函数调制层、氮掺杂的第二功函数调制层和第二功函数调制层依次组成的第二叠层。进一步，对于NMOS，所述功函数调制层由多个所述第二叠层组成。进一步，氮掺杂的第二功函数调制层中氮的含量从5％逐渐调节到15％。综上所述，根据本专利技术的制造方法，采用形成功函数调制层的方法来实现对FinFET器件阈值电压的调制，而不使用阈值电压离子注入步骤，可以避免离子注入对鳍片造成损伤以及阴影效应产生的负面影响，同时采用本专利技术的制造方法可以形成具有多阈值电压金属栅极的半导体器件，进而可显著提高器件的良率和性能。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A-图1B为本专利技术的一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图，其中图1A对应PMOS，图1B对应NMOS；图2A-图2B为本专利技术的另一个实施例的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图3A-图3D为根据本专利技术的制造方法形成的功函数调制层的剖视图，其中图3A-图3B对应PMOS，图3C-图3D对应NMOS；图4为本专利技术的一个实施例的一种半导体器件的制造方法的示意性流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，所述方法包括：提供半导体衬底，在所述半导体衬底的表面上形成有鳍片；在所述半导体衬底上依次形成覆盖所述鳍片的沟道栅极区域的高k介电层、功函数调制层和金属栅极，其中，对于PMOS，所述功函数调制层包括第一功函数调制层，对于NMOS，所述功函数调制层包括第二功函数调制层。

【技术特征摘要】
1.一种半导体器件的制造方法，所述方法包括：提供半导体衬底，在所述半导体衬底的表面上形成有鳍片；在所述半导体衬底上依次形成覆盖所述鳍片的沟道栅极区域的高k介电层、功函数调制层和金属栅极，其中，对于PMOS，所述功函数调制层包括第一功函数调制层，对于NMOS，所述功函数调制层包括第二功函数调制层。2.根据权利要求1所述的制造方法，其特征在于，对于PMOS，所述功函数调制层包括自下而上铝含量由低到高逐渐变化的铝掺杂的第一功函数调制层，对于NMOS，所述功函数调制层包括自下而上氮含量由低到高逐渐变化的氮掺杂的第二功函数调制层。3.根据权利要求2所述的制造方法，其特征在于，对于PMOS，形成所述功函数调制层的步骤包括：形成由第一功函数调制层、铝掺杂的第一功函数调制层和第一功函数调制层依次组成的第一叠层的步骤。4.根据权利要求3所述的制造方法，其特征在于，对于PMOS，形成所述功函数调制层的步骤还包括：多次循环执行形成所述第一叠层的步骤。5.根据权利要求2所述的制造方法，其特征在于，所述铝掺杂的第一功函数调制层中铝的含量从5％逐渐调节到20％。6.根据权利要求1至5任一项所述的制造方法，其特征在于，所述第一功函数调制层的材料包括氮化钛TiN。7.根据权利要求2所述的制造方法，其特征在于，对于NMOS，形成所述功函数调制层的步骤包括：形成由第一功函数调制层、铝掺杂的第一功函数调制层和第一功函数调制层依次组成的第二叠层的步骤。8.根据权利要求7所述的制造方法，其特征在于，对于NMOS，形成所述功函数调制层的步骤还包括：多次循环执行形成所述第二叠层的步骤。9.根据权利要求2所述的制造方法，其特征在于，氮掺杂的第二功函数调制层中氮的含量从5％逐渐调节到15％。10.根据权利要求1或2或7或8或9所述的制造方法，其特征在于，所述第二功函数调制层的材料包括TiAl。11.根据权利要求1所述...

【专利技术属性】
技术研发人员：徐建华，谢欣云，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31