The invention relates to a normally shut down type HEMT transistor and a corresponding manufacturing method. A regular shutdown type HEMT transistor includes: a semiconductor heterojunction (4, 6, 200), which comprises at least a first layer (4) and a second layer (6), the second layer is arranged on the top of the first layer; the groove (15), which extends through a portion of the second layer and the first the layer of conductive material; the gate region (10), which extends in the groove; and a dielectric region (18), which extends in the trench gate region, coating and contact of semiconductor heterojunction. A portion of the groove is formed by at least one first step (P
【技术实现步骤摘要】
常关断型HEMT晶体管以及对应的制造方法
本专利技术涉及常关断型高电子迁移率晶体管(HEMT),其包括沟槽,该沟槽包括栅极区并形成至少一个台阶;进一步地,本专利技术涉及对应的制造方法。
技术介绍
如所知道的,HEMT晶体管(还称为“异质结场效应晶体管”(HFET))遭遇宽扩散,因为它们的特征在于可能以高频工作以及由于它们的高击穿电压。例如,已知包括AlGaN/GaN异质结的HEMT晶体管,然而,HEMT晶体管是常导通型器件,即,使得在各栅极端子上不存在电压时,在任意情况下都会出现电流通路;等同地,据说这些晶体管以耗尽模式工作。因为通常优选的是提供常关断型(等同地,以增强模式工作),所以已经提出大量变体,诸如例如US8587031中描述的晶体管。详细地,US8587031描述了一种晶体管,其包括彼此接触布置的一层氮化铝镓(AlGaN)和一层氮化镓(GaN)的异质结。进一步地,晶体管具有第一栅极区,其布置于在AlGaN层中延伸的凹部中,并且使得能够调制常关断型沟道。现在,由此存在以增强模式工作的可用HEMT晶体管。然而,这些方案在任何情况下都会受到所谓漏致势垒降低(DIBL)现象(还称为“早期击穿现象”)影响。与击穿不同,DIBL现象发生在低漏-源极电压(通常,在包括在10V与30V之间的电压),并且在栅极与源极之间存在零电压时,引起漏极与源极之间循环的电流突然增加。更详细地,将存在于i)栅极与源极之间的电压和ii)漏极与源极之间的电压分别表示为电压Vgs和Vds,并且将Vgs=0时在漏极与源极之间循环的电流表示为泄漏电流,当Vds<Vdibl(其中,V ...
【技术保护点】
一种常关断型HEMT晶体管,包括:‑半导体异质结(4、6、200),其至少包括一个第一层(4)和一个第二层(6),所述第二层布置在所述第一层的顶部上;‑沟槽(15),其延伸穿过所述第二层和所述第一层的一部分;‑导电材料的栅极区(10),其在所述沟槽中延伸;以及‑介电区(18),其在所述沟槽中延伸,涂覆所述栅极区,并且接触所述半导体异质结;其中,所述沟槽的一部分被横向结构(LS)横向定界,所述横向结构(LS)形成至少一个第一台阶(P
【技术特征摘要】
2015.11.12 IT 1020150000721111.一种常关断型HEMT晶体管,包括:-半导体异质结(4、6、200),其至少包括一个第一层(4)和一个第二层(6),所述第二层布置在所述第一层的顶部上;-沟槽(15),其延伸穿过所述第二层和所述第一层的一部分;-导电材料的栅极区(10),其在所述沟槽中延伸;以及-介电区(18),其在所述沟槽中延伸,涂覆所述栅极区,并且接触所述半导体异质结;其中,所述沟槽的一部分被横向结构(LS)横向定界,所述横向结构(LS)形成至少一个第一台阶(Pb1、Pl1、Pb2);并且其中,所述半导体异质结形成所述第一台阶的第一边缘(E1)和第二边缘(E2),所述第一边缘由所述第一层形成。2.根据权利要求1所述的HEMT晶体管,还包括第一电极区域(26)和第二电极区域(28),所述沟槽(15)布置在所述第一电极区域和所述第二电极区域之间;并且其中,所述横向结构(LS)由布置在所述沟槽与所述第一电极区域和所述第二电极区域中的一个之间的半导体异质结(4、6、200)的一部分形成。3.根据权利要求1或权利要求2所述的HEMT晶体管,其中,所述横向结构(LS)具有楼梯形状。4.根据权利要求3所述的HEMT晶体管,其中,所述横向结构(LS)还形成至少一个第二台阶(Pb2、Pl2、Sa),所述至少一个第二台阶形成第三边缘(E3)和第四边缘(E4;Ex1),所述第三边缘由所述半导体异质结(4、6、200)形成,所述第四边缘在所述第三边缘之上。5.根据权利要求4所述的HEMT晶体管,其中,所述第四边缘(Ex1)也由所述半导体异质结(4、6、200)形成。6.根据上述权利要求中任意一项所述的HEMT晶体管,其中,所述栅极区(10)包括相应第一部分(11a、11b),其布置在所述沟槽(15)中,并且在其第一侧上由形成所述栅极区的至少一个台阶的表面(V1、O2、V3)定界,所述栅极区的所述台阶被所述半导体异质结(4、6、200)围绕并与所述半导体异质结物理分...
【专利技术属性】
技术研发人员:F·尤克拉诺,A·帕蒂,A·基尼,
申请(专利权)人:意法半导体股份有限公司,
类型:发明
国别省市:意大利,IT
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。