电子元件的封装方法技术

本发明专利技术涉及一种电子元件的封装方法，其包括如下步骤。首先，提供半封装单元，其中半封装单元包括第一绝缘层及电子元件。电子元件是部分嵌设于第一绝缘层内，且电子元件包括至少一个导接端。形成金属层于半封装单元的表面上，且移除部分的金属层，以形成金属遮罩于半封装单元的表面且暴露该至少一个导接端。形成金属重布线层于金属遮罩及至少一个导接端上。移除部分的金属重布线层以及部分的金属遮罩，进而形成至少一个接触垫对应于该至少一个导接端。本发明专利技术的封装方法，电子元件的多个导接端上可形成平面级接触垫，通过平面级接触垫可使嵌入式封装结构的后续步骤(例如绝缘层压合、激光钻孔、除渣及盲孔电镀等工艺)得以依序完成。

【技术实现步骤摘要】

本专利技术涉及一种封装方法，特别涉及一种电子元件的封装方法。
技术介绍
近年来，电子装置设计是朝向小尺寸、轻薄及易于携带的趋势发展。再者，随着电子工业技术的日益进步，电子装置的内部电路已逐渐朝向模块化发展，换言之，多个电子元件是整合在单一电子模块中。举例而言，电源模块(power module)为广泛使用的电子模块之一，电源模块可包括例如但不限于直流-直流转换器(DC to DC converter)、直流-交流转换器(DC to AC converter)或交流-直流转换器(AC to DC converter)。于多个电子元件(例如电容器、电阻器、电感器、变压器、二极管及晶体管)整合为电源模块之后，电源模块便可安装于主机板或系统电路板上。目前，嵌入式封装结构因具有例如较小覆盖区域(smaller footprint)、较扁平(lower profile)、较高电源密度及效能(higher power density and performance)、较佳热管理(better thermal management)、较低电源噪声(lower electrical noise)以及易于大规模生产制造等诸多优点而广泛地被应用。传统嵌入式封装结构描述如下。于嵌入式封装结构中，具有至少一个导接端的电子元件是设置于基板的第一表面，且第一绝缘层亦设置于基板的第一表面。若视需要更可于基板的第二表面形成第二绝缘层。藉此电子元件可被第一绝缘层所覆盖。为了使嵌设的电子元件的导接端可与外部电路导接，第一绝缘层中需形成至少一个导电通孔，因此，电子元件的导接端才能通过导电通孔与外部电路导接。如前所述，为了使嵌设的电子元件的导接端可与外部电路导接，需于第一绝缘层中形成导电通孔。于形成导电通孔的过程中，针对钻孔后导电通孔的清洗须利用化学药剂进行。由于铜对于激光钻孔工艺具有较佳耐受性，因此传统嵌入式封装结构的电子元件的导接端皆由铜所构成。换言之，于实施
激光钻孔工艺期间使导接端以及绝缘层受到损坏的几率较小。此外，由于铜对于化学药剂亦具有较佳耐受性，故被化学药剂腐蚀的几率亦较低。再则，在进行蚀刻过程时，铜表面上的原生氧化层(native oxide)亦较容易去除。然而，由于传统嵌入式封装结构的电子元件的导接端是由铜所构成，故限制了设置于封装结构内的电子元件的种类。假若导接端由非铜金属材质所构成，则电子元件无法直接内嵌于封装结构内。特别是，若电子元件的导接端由非铜金属材质所构成且电子元件必须内嵌于封装结构内时，则必须先将电子元件的导接端进行处理，以使电子元件的导接端可覆盖上一层铜层(亦即铜重布线层，Cu RDL)。目前，铜重布线层技术通常施行于晶圆等级，为安全地进行晶圆处理，其对于晶圆厚度有特定要求。通常起始晶圆的厚度至少需有400微米以上，以避免晶圆处理过程中产生晶圆龟裂问题。因此，有必要提供改良的电子元件的封装方法，以解决现有技术所面临的问题。
技术实现思路
本专利技术的目的在于提供一种电子元件的封装方法，其中电子元件的导接端可由非铜金属材料所构成，由于电子元件种类的选择较不受限，因此利用本专利技术方法制备完成的封装结构的应用场合可以更为广泛。本专利技术的另一目的在于提供一种电子元件的封装方法，利用本专利技术封装方法可使电子元件的多个导接端上形成多个平面级接触垫(Panel-level contactpads)，通过平面级接触垫可使嵌入式封装结构的后续步骤(例如绝缘层压合、激光钻孔、除渣及盲孔电镀等工艺)得以依序完成。为达上述目的，本专利技术提供一种电子元件的封装方法，其包括如下步骤。首先，提供半封装单元，其中半封装单元包括第一绝缘层及电子元件。电子元件是部分嵌设于第一绝缘层内，且电子元件包括至少一个导接端设置于半封装单元未被第一绝缘层覆盖的表面。之后，形成金属层于半封装单元的表面上，且移除部分的金属层，以形成金属遮罩于半封装单元的表面且暴露未为金属遮罩所覆盖的至少一个导接端。接着，形成金属重布线层于金属遮罩及至少一个导接端上，藉此金属遮罩及至少一个导接端为金属重布线层所覆盖并导接。之后，移除部分的金属重布线层以及部分的金属遮罩，藉此以形
成至少一个接触垫对应于至少一个导接端。本专利技术电子元件的封装方法，电子元件的多个导接端上可形成平面级接触垫，通过平面级接触垫可使嵌入式封装结构的后续步骤(例如绝缘层压合、激光钻孔、除渣及盲孔电镀等工艺)得以依序完成。再则，由于未被金属遮罩覆盖的导接端是进行等离子体清洗程序，因此导接端上的原生氧化物及污染物可以去除。附图说明图1A至1M显示本专利技术第一较佳实施例的电子元件的封装方法的结构流程图。图2A至2C是为图1A所示半封装单元的制法的结构流程图。图3显示本专利技术封装方法中另一实施例的半封装单元的结构示意图。图4A至4M是显示本专利技术第二较佳实施例的电子元件的封装方法的结构流程图。其中，附图标记说明如下：1、1’：半封装单元1a：表面10：第一绝缘层11：电子元件11a：第一电子元件11b：第二电子元件12：金属层12a：金属遮罩13：金属重布线层13a：接触垫14：导热部件15：电极16：第二绝缘层16a：通孔17：导电通孔18：金属导接线路110：导接端111：表面21、22：光致抗蚀剂层21a、21b、22a：光致抗蚀剂图案23：热释放胶膜2：电源模块具体实施方式体现本专利技术特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本专利技术能够在不同的态样上具有各种的变化，其皆不脱离本专利技术的范围，且其中的说明及图示在本质上是当作对其进行说明用，而非架构于限制本专利技术。图1A至1M是显示本专利技术第一较佳实施例的电子元件的封装方法的结构流程图。本专利技术电子元件的封装方法包括如下步骤。首先，如图1A所示，提供半封装单元1，其中半封装单元1包括第一绝缘层10以及电子元件11。于一实施例中，第一绝缘层10可由例如但不限于树脂或是任何其他具高热传导系数的适当绝缘材料所构成。电子元件11是部分嵌设于第一绝缘层10内，且电子元件11包括至少一个导接端110。导接端110是设置于电子元件11的表面111且暴露于第一绝缘层10。换言之，导接端110是设置于半封装单元1的表面1a。于本实施例中，电子元件11包括多个导接端110，且该多个导接端110是以铝、银、金或任何其他适当的非铜金属材料所构成。于本实施例中，电子元件11可为主动元件或是被动元件。电子元件11可为例如但不限于集成电路(Integrated Circuit，IC)芯片、整合性功率元件、金属氧化物半导体场效晶体管(MOSFET)、高电子迁移率晶体管(HEMT)、绝缘栅双极性晶体管(Insulated-gate bipolar transistor，IGBT)、二极管(Diode)、电容器、电阻器、电感器或保险丝。电子元件11的导接端110的数目则依据电子元件11的种类及架构而定，例如图1A所示，电子元件11是示范性地为集成电路芯片，根据该集成电路芯片的架构，电子元件11具有三个导接端110。于一实施例中，半封装单元1还包括至少一个导热部件14。导热部件14是嵌设于第一绝缘层10，且设置于电子元件11的至少一侧边。举例而言，导热部件14环绕电子元件11而设本文档来自技高网...

【技术保护点】
一种电子元件的封装方法，包括步骤：(a)提供一半封装单元，其中该半封装单元包括一第一绝缘层及一电子元件，该电子元件是部分嵌设于该第一绝缘层且包括至少一个导接端，该至少一个导接端是设置于该半封装单元的一表面且未被该第一绝缘层覆盖；(b)形成一金属层于该半封装单元的该表面上，且移除部分的该金属层，以形成一金属遮罩于该半封装单元的该表面且暴露未被该金属遮罩覆盖的该至少一个导接端；(c)形成一金属重布线层于该金属遮罩与该至少一个导接端上，使该金属重布线层覆盖与导接于该金属遮罩与该至少一个导接端；以及(d)移除部分的该金属重布线层以及部分的该金属遮罩，以形成至少一个接触垫对应于该至少一个导接端。

【技术特征摘要】
2015.02.13 SG 10201501172R1.一种电子元件的封装方法，包括步骤：(a)提供一半封装单元，其中该半封装单元包括一第一绝缘层及一电子元件，该电子元件是部分嵌设于该第一绝缘层且包括至少一个导接端，该至少一个导接端是设置于该半封装单元的一表面且未被该第一绝缘层覆盖；(b)形成一金属层于该半封装单元的该表面上，且移除部分的该金属层，以形成一金属遮罩于该半封装单元的该表面且暴露未被该金属遮罩覆盖的该至少一个导接端；(c)形成一金属重布线层于该金属遮罩与该至少一个导接端上，使该金属重布线层覆盖与导接于该金属遮罩与该至少一个导接端；以及(d)移除部分的该金属重布线层以及部分的该金属遮罩，以形成至少一个接触垫对应于该至少一个导接端。2.如权利要求1所述的电子元件的封装方法，其中该导接端是由非铜金属材料构成。3.如权利要求1所述的电子元件的封装方法，其中该半封装单元包括至少一个导热部件，该至少一个导热部件是部分嵌设于该第一绝缘层，且设置于该电子元件的至少一侧边。4.如权利要求3所述的电子元件的封装方法，其中该步骤(a)还包括步骤：提供一热释放胶膜，且置放该电子元件及该至少一个导热部件于该热释放胶膜上，其中该电子元件的该至少一个导接端是接触于该热释放胶膜；压合该第一绝缘层于该热释放胶膜上，使该第一绝缘层包覆该电子元件及部分的该导热部件；以及移除该热释放胶膜，使该电子元件的该至少一个导接端暴露于该第一绝缘层，以形成该半封装单元。5.如权利要求3所述的电子元件的封装方法，其中该步骤(b)包括步骤：形成一光致抗蚀剂层于该半封装单元的该表面，以覆盖该至少一个导接端；利用一微影及蚀刻工艺移除部分的该光致抗蚀剂层，以形成一光致抗蚀剂图案，其中该光致抗蚀剂图案是对应于该至少一个导接端；形成该金属层以覆盖该光致抗蚀剂图案、该第一绝缘层、该电子元件及该至少一个导热部件；以及移除该光致抗蚀剂图案以及叠置于该光致抗蚀剂图案上方的该金属...

【专利技术属性】
技术研发人员：陈大容，蔡亲佳，
申请(专利权)人：台达电子国际新加坡私人有限公司，
类型：发明
国别省市：新加坡;SG