图案形成方法技术

一种图案形成方法，其能够在基板上形成从层叠有绝缘膜和导电性膜的层叠膜上所形成的孔的内周面开始有选择性且精度优良地使导电性膜后退的图案。一种图案形成方法，其包括：在基板上以交替方式层叠绝缘膜和多晶硅膜，从而形成分别含有至少两层的前述绝缘膜和前述多晶硅膜的层叠膜的工序；在前述层叠膜上形成贯通至少两层的前述绝缘膜和至少两层的前述多晶硅膜的孔的工序；以及，将用非活性气体稀释氟系卤素气体而成的蚀刻气体导入所述孔内进行各向同性蚀刻，由此从所述孔的侧壁开始有选择性地蚀刻所述多晶硅膜的选择蚀刻工序。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种，其能够在基板上形成从层叠有绝缘膜和导电性膜的层叠膜上所形成的孔的内周面开始有选择性且精度优良地使导电性膜后退的图案。一种，其包括：在基板上以交替方式层叠绝缘膜和多晶硅膜，从而形成分别含有至少两层的前述绝缘膜和前述多晶硅膜的层叠膜的工序；在前述层叠膜上形成贯通至少两层的前述绝缘膜和至少两层的前述多晶硅膜的孔的工序；以及，将用非活性气体稀释氟系卤素气体而成的蚀刻气体导入所述孔内进行各向同性蚀刻，由此从所述孔的侧壁开始有选择性地蚀刻所述多晶硅膜的选择蚀刻工序。【专利说明】
本专利技术涉及一种在基板上形成图案的方法。
技术介绍
在专利文献I中，公开了三维存储单元阵列的制造方法。具体而言，公开了一种在以交替方式多周期重复层叠有导电层和绝缘层而成的层叠膜上形成贯通前述导电层和绝缘层的孔(洞)的方法。在前述孔的内周面内，形成有在一对氧化硅膜之间夹着氮化硅膜的ONO (Oxide-Nitride-Oxide:氧化物-氮化物_氧化物)结构的绝缘膜，且在其里面嵌入有硅柱。硅柱是作为通道而发挥功能，导电层是作为控制门而发挥功能。基于该结构，在孔的深度方向上形成有通过绝缘层而分离的多个存储单元。在各存储单元中，能够通过在ONO结构的绝缘膜上蓄积电荷而存储信息。现有技术文献专利文献专利文献1:日本特开2010-177652号公报
技术实现思路
专利技术要解决的课题在层叠膜所形成的孔的内周面，以交替方式露出导电层和绝缘层，并通过绝缘层而分离存储单元。若能够基于从孔的内周面开始的蚀刻而有选择性地蚀刻导电层以使其从内周面后退，则能够形成使绝缘层突出于孔内、并基于该突出的绝缘层使导电层分离的结构。由此能够使存储单元之间分离，因此，当以薄的方式形成各层后进行高集成化时，能够抑制存储单元之间的干扰(crosstalk)。但是，目前尚未确立能够使孔内的导电层与其深度位置无关地均匀后退的技术。因此，本专利技术的目的在于，提供一种，其能够在基板上形成从层叠有绝缘膜和导电性膜的层叠膜上所形成的孔的内周面开始有选择性且精度优良地使导电性膜后退的图案。解决课题的方法为了达成上述目的的技术方案I记载的专利技术，是一种，其中，其包括:在基板上以交替方式层叠绝缘膜和多晶硅膜，从而形成分别含有至少两层的前述绝缘膜和前述多晶硅膜的层叠膜的工序；在前述层叠膜上形成贯通至少两层的前述绝缘膜和至少两层的前述多晶硅膜的孔的工序；以及，将用非活性气体稀释氟系卤素气体而成的蚀刻气体导入所述孔内进行各向同性蚀刻，由此从所述孔的侧壁开始有选择性地蚀刻所述多晶硅膜的选择蚀刻工序。根据该方法，在基板上形成有以交替方式层叠绝缘膜(例如，氧化硅膜)和多晶硅膜的层叠膜，并形成贯通该层叠膜的孔。然后，在孔内导入用非活性气体稀释氟系卤素气体而成的蚀刻气体。通过该蚀刻气体从孔的内周面开始进行各向同性的蚀刻。而且，对该蚀刻气体而言，由于多晶硅膜相对于绝缘膜(例如，氧化硅膜)的蚀刻选择比高，因此能够有选择性地蚀刻多晶硅膜。由此，能够使多晶硅膜有选择性地从孔的内周面(侧壁)开始后退，从而能够形成使绝缘膜突出于孔的内周面、由该突出的绝缘膜分离多晶硅膜而成的结构。多晶硅膜能够作为导电层使用。通过用非活性气体稀释氟系卤素气体而成的蚀刻气体进行的蚀刻，会在孔内均匀地进行。即，与孔内的深度位置无关，均可进行均匀的蚀刻。在使用蚀刻液的湿式蚀刻中，在孔的入口处，蚀刻液容易被置换为新液，相对地在孔的深处则难以进行蚀刻液的置换。因此，孔的入口处与深处的蚀刻进行速度不同，并且容易形成从入口处向深处狭窄化的锥形状的蚀刻轮廓(蚀刻分布，etching profile)。与此相比,在使用如上所述的蚀刻气体的蚀刻中，能够在孔内所到之处进行均等的蚀刻。因此，不论孔内的位置如何，都能够精度优良地对多晶硅膜进行蚀刻而使其从孔的内周面开始后退。如技术方案2所示，前述氟系卤素气体优选包括选自ClF3气体、BrF5气体、IF3气体、IF7气体、ClF气体、BrF3气体、IF5气体和BrF气体中一种或者两种以上的气体。如技术方案3所示，前述选择蚀刻工序可以在大气压环境中施行。若使用如上所述的蚀刻气体，则在接近大气压的环境中也可施行多晶硅膜的选择蚀刻。由此，可以不控制施行蚀刻的处理室内的气压，因此能够减少工序，从而能够相应地提高生产效率。如技术方案4所示，前述选择蚀刻工序可以在减压环境中施行。由此，能够提高多晶硅膜的蚀刻速度和蚀刻选择比。如技术方案5所示，前述选择蚀刻工序，优选包括使前述基板围绕垂直于主面的旋转轴线旋转的工序。由此，当在基板面内形成有多个孔时，能够抑制基板面内的处理偏差。如技术方案6所示，前述选择蚀刻工序，优选包括对前述基板的温度进行控制(力口热或者冷却)的工序。由此，能够控制多晶硅膜的蚀刻速度和蚀刻选择比。如技术方案7所示，在对前述基板的温度进行控制(加热或者冷却)的工序中，优选将蚀刻时的基板温度控制在一30°C以上且30°C以下。由此，能够提高多晶硅膜的蚀刻速度和蚀刻选择比。如技术方案8所示，前述绝缘膜可以包括氧化膜(例如，氧化硅膜)。在使用氟系卤素气体的气相蚀刻中，能够增加多晶硅膜相对于氧化膜的选择比。因此，当绝缘膜包括氧化膜时，能够对多晶硅膜更加精度优良地施行蚀刻。【专利附图】【附图说明】图1是表示本专利技术的一实施方式的所适用的半导体装置的局部结构的剖面图。图2A是用来说明前述半导体装置的制造方法的剖面图。图2B是表示图2A的下一个工序的剖面图。图2C是表示图2B的下一个工序的剖面图。图3是表示用于实施从孔的内周面(侧壁)开始对多晶硅膜有选择性地进行蚀刻而使其后退的气相蚀刻工序的气相蚀刻装置的结构例的图解剖面图。图4是用于说明采用前述气相蚀刻装置施行气相蚀刻的详细流程图。图5是表示进行蚀刻试验时的蚀刻状态的示意性局部放大剖面图。【具体实施方式】下面，参照附图详细说明本专利技术的实施方式。图1是表示本专利技术的一实施方式的所适用的半导体装置的局部结构的剖面图。该半导体装置包括三维排列的存储单元阵列。该半导体装置包括半导体基板I以及在半导体基板I上所形成的层叠膜2。层叠膜2由作为绝缘膜的氧化膜3以及作为导体膜的多晶硅膜4进行交替地多周期层叠而构成。层叠膜2包括至少两层氧化膜3。另夕卜，层叠膜2包括至少两层多晶硅膜4。在层叠膜2中，形成有针对多层氧化膜3和多层多晶硅膜4沿着它们的层叠方向进行贯通的孔5。孔5是被形成为柱状。孔5既可以被形成为圆柱状，也可以形成为角柱(例如，四角柱)状。在孔5的内周面(侧壁)，氧化膜3与多晶硅膜4相比更向里面突出。换言之，多晶硅膜4的缘部与氧化膜3的缘部相比更后退。上述孔5是以分布于半导体基板I的面内的方式于层叠膜2形成有多个。在各孔5的内周面,形成有ONO (Oxide-Nitride-Oxide:氧化物_氮化物-氧化物)结构的电荷蓄积层叠膜6。电荷蓄积层叠膜6，例如，是由连接于孔5的内周面的氧化膜6a (例如氧化硅膜)、连接于氧化膜6a的氮化膜6b (例如氮化硅膜)以及连接于氮化膜6b的氧化膜6c (例如氧化娃膜)进行层叠而构成。在电荷蓄积层叠膜6的内侧，以对孔5内进行填充的方式嵌入有硅柱7。通过上述结构，硅柱7作为通道而发挥功能，多晶硅膜4作为控制门而发挥功能。如此一来，在本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：基村雅洋，梅崎智典，菊池亚纪应，
申请(专利权)人：大日本网屏制造株式会社，中央硝子株式会社，
类型：
国别省市：