半导体装置的形成方法制造方法及图纸

本发明专利技术一实施例提供一种半导体装置的形成方法，包括：提供一基板，在该基板上依序形成一栅极介电层、一栅极材料层、一阻障氧化层、以及一硬罩幕层；依序刻蚀硬罩幕层、阻障氧化层、栅极材料层、栅极介电层及基板，以在基板中形成一沟槽；在沟槽中填入一氧化物层；凹蚀沟槽中的该氧化物层，以降低氧化物层的高度；移除硬罩幕层，且在移除步骤中以阻障氧化层保护其下之栅极材料层；以及移除阻障氧化层，而暴露出栅极材料层。

【技术实现步骤摘要】

本专利技术系有关于半导体结构的形成方法，且特别是有关于一种利用阻障氧化物层作为保护层的半导体结构的形成方法。
技术介绍
快闪存储器装置(Flash Memory)是一种不需要消耗电力就能保存资料的非挥发性存储器装置，其可在操作过程中多次删除或写入。此外，相较于其他存储器装置，快闪存储器具有较低的读取延迟、较佳的动态抗震性、且写入大量资料时具有显著的速度优势，故常应用于一般性资料储存，以及在电脑与其他数位产品间交换传输资料，如记忆卡与随身碟。此外，快闪存储器的另一优点则为制造的成本较低，故快闪式存储器目前已经成为非挥发性固态储存最重要也最广为采纳的技术，例如可应用于笔记型电脑、数位随身听、数位相机、手机、游戏主机等相关产品中。对于反及闸快闪式存储器(NAND fash memory)而言,主要重点在于浮动栅极的电荷储存能力。此外，在半导体的制造工艺中，随着存储器尺寸的缩减，浮动栅极的效能也更加受到重视。在一般浮动栅极的制造工艺中，硬罩幕的移除会造成栅极多晶硅的损害，而造成栅极效能的降低。另一方面，栅极矩形的尖端形状则可能有尖端放电的问题。因此，目前亟需一种新颖的半导体制造工艺，可提升浮动栅极的效能。
技术实现思路
本专利技术一实施例提供一种，包括:提供一基板，在该基板上依序形成一栅极介电层、一栅极材料层、一阻障氧化层、以及一硬罩幕层；依序刻蚀该硬罩幕层、该阻障氧化层、该栅极材料层、该栅极介电层及该基板，以在该基板中形成一沟槽；在该沟槽中填入一氧化物层；凹蚀该沟槽中的该氧化物层，以降低该氧化物层的高度；移除该硬罩幕层，且在该移除步骤中以该阻障氧化层保护其下之该栅极材料层；以及移除该阻障氧化层，而暴露出该栅极材料层。为让本专利技术之上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下:【附图说明】图1显示在本专利技术一实施例之的流程图。图2至图13显示在一实施例中根据图1的方法所形成的半导体装置在各个制造阶段的剖面图。主要元件符号说明:102、104、106、108、110、112?步骤；200?基板；202~栅极介电层；204~栅极材料层；206~阻障氧化层；208~硬罩幕层；210~图案化光阻层；212~沟槽；214~氧化物层；216~氧化物层的残留部分；220-控制栅极层。【具体实施方式】以下依本专利技术之不同特征举出数个不同的实施例。本专利技术中特定的元件及安排系为了简化，但本专利技术并不以这些实施例为限。举例而言，于第二元件上形成第一元件的描述可包括第一元件与第二元件直接接触的实施例，亦包括具有额外的元件形成在第一元件与第二元件之间、使得第一元件与第二元件并未直接接触的实施例。此外，为简明起见，本专利技术在不同例子中以重复的元件符号及/或字母表示，但不代表所述各实施例及/或结构间具有特定的关系。图1显示在本专利技术一实施例中，形成半导体装置的方法流程图。在步骤102中，提供基板，并在基板上依序形成栅极介电层、栅极材料层、阻障氧化层、以及硬罩幕层。在步骤104中，依序刻蚀硬罩幕层、阻障氧化层、栅极材料层、栅极介电层及基板，以在基板中形成一沟槽。在步骤106中，在沟槽中填入氧化物层。在步骤108中，凹蚀沟槽中的氧化物层，以降低该氧化物层的高度。在步骤110中，移除硬罩幕层，且在移除步骤中以阻障氧化层保护其下之栅极材料层。在步骤112中，移除阻障氧化层，而暴露出栅极材料层。图2至图11则显示在一实施例中根据图1的方法所形成的半导体装置在各个制造阶段的剖面图。为了更清楚、容易的了解本专利技术的概念，图2至图11已经过简化。在一些实施例中，可在半导体装置中可增加额外的元件，在其他实施例中，下述半导体装置中的一些元件则可被取代或移除。参照图2，提供基板200，并在基板200上形成栅极介电层202。在一实施例中，基板200包括娃基板、娃锗基板、或绝缘层上半导体(semiconductor-on-1nsulator)基板。栅极介电层202可包括介电材料如氧化硅、高介电常数介电材料、其他适合的介电材料、或前述之组合。在一实施例中，栅极介电层202可为利用热氧化制造工艺形成的通道氧化物层(tunnel oxide layer)。在另一实施例中，也可利用化学气相沉积(CVD)、原子层沉积(ALD)等其他方法形成栅极介电层202。参照图3，在栅极介电层202上形成栅极材料层204。在一实施例中，栅极材料层204包括多晶硅层。栅极材料层204的形成可利用沉积制造工艺，例如化学气相沉积(CVD)。参照图4，在栅极材料层204上形成阻障氧化层206。阻障氧化层206可包括氧化硅、氮氧化硅、氧化铝、氧化镧、氧化铪、氧化锆、氮氧化铪、或前述之组合。阻障氧化层206可利用任何适合的制造工艺形成，例如热氧化法、化学气相沉积、旋涂等。在一实施例中，阻障氧化层206的形成可为在栅极材料层204上成长氧化娃介电层(silicon oxidedielectric)。参照图5，在阻障氧化层206上形成硬罩幕层208。硬罩幕层208可包括氮化硅层或其他适合的硬罩幕材料。硬罩幕层208的形成可利用沉积制造工艺，例如化学气相沉积(CVD) ο参照图6，在硬罩幕层208上形成图案化光阻层210。图案化光阻层210的形成可利用任何已知或未来发展的光阻材料及方法。参照图7，利用图案化光阻层210为罩幕，依序刻蚀硬罩幕层208、阻障氧化层206、栅极材料层204、栅极介电层202、及基板200，以在基板200中形成沟槽212。上述刻蚀制造工艺可包括干刻蚀，如电浆刻蚀或反应性离子刻蚀。参照图8，在形成沟槽212后，对图7的结构进行灰化后清洗，并移除图案化光阻层210。参照图9，在沟槽212中填入氧化物层214，使得氧化物层214大抵填满沟槽212。氧化物层214例如为二氧化硅。氧化物层214的形成可利用热氧化法，例如在900° C至1050° C下反应14秒至22秒。应注意的是，在形成氧化物层214的过程中，栅极材料层204的边角可一并被氧化，而形成圆弧形的边角。参照图10，凹蚀沟槽212中的氧化物层214，以降低氧化物层214的高度。在一实施例中，氧化物层214的上表面可大抵介于栅极材料层204的上下表面之间。参照图11，移除硬罩幕层208，并利用阻障氧化层206保护其下方的栅极材料层204。在一实施例中，可利用湿刻蚀制造工艺移除硬罩幕层208，例如利用热磷酸刻蚀。而后，再移除阻障氧化层206，而暴露出栅极材料层204，如图12所示。在传统的制造工艺中，当以热磷酸刻蚀移除硬罩幕层时，会直接暴露出栅极材料层，此时热磷酸会延着栅极材料层(如多晶硅层)的晶格渗入栅极材料层中，使得所形成的元件效能受到损害。然而，在此实施例中，系利用额外的阻障氧化层206保护栅极材料层204不受到热磷酸的损害，而后再以不会损害到栅极材料层204的制造工艺移除阻障氧化层206。移除移除阻障氧化层206的方法例如包括缓冲氧化物刻蚀(buffered oxide etch ；BHF)。应注意的是，对图9所形成之氧化物层214进行凹蚀步骤时，氧化物层214的一部分216仍会残留在沟槽212的侧壁上，如图10所示。因此，在移除硬罩幕层208后，一般需利用另一刻蚀制造工本文档来自技高网...

【技术保护点】
一种半导体装置的形成方法，其特征在于，所述的形成方法包括：提供一基板，在所述的基板上依序形成一栅极介电层、一栅极材料层、一阻障氧化层、以及一硬罩幕层；依序刻蚀所述的硬罩幕层、所述的阻障氧化层、所述的栅极材料层、所述的栅极介电层及所述的基板，以在所述的基板中形成一沟槽；在所述的沟槽中填入一氧化物层；凹蚀所述的沟槽中的所述的氧化物层，以降低所述的氧化物层的高度；移除所述的硬罩幕层，且在所述的移除步骤中以所述的阻障氧化层保护其下之所述的栅极材料层；以及移除所述的阻障氧化层，而暴露出所述的栅极材料层。

【技术特征摘要】
1.一种半导体装置的形成方法，其特征在于，所述的形成方法包括: 提供一基板，在所述的基板上依序形成一栅极介电层、一栅极材料层、一阻障氧化层、以及一硬罩幕层； 依序刻蚀所述的硬罩幕层、所述的阻障氧化层、所述的栅极材料层、所述的栅极介电层及所述的基板，以在所述的基板中形成一沟槽； 在所述的沟槽中填入一氧化物层； 凹蚀所述的沟槽中的所述的氧化物层，以降低所述的氧化物层的高度； 移除所述的硬罩幕层，且在所述的移除步骤中以所述的阻障氧化层保护其下之所述的栅极材料层；以及 移除所述的阻障氧化层，而暴露出所述的栅极材料层。2.如权利要求1所述的半导体装置的形成方法，其特征在于，在移除所述的阻障氧化层后暴露出的所述的栅极材料层具有圆弧形的边角。3.如权利要求2所述的半导体装置的形成方法，其特征在于，所述的氧化物层系以热氧化法形成，且所述的栅极材料层于所述的热氧化步骤中形成圆弧形的边角。4.如权利要求1所述的半导体装置的形成方法，其特征在于，所述的栅极介电...

【专利技术属性】
技术研发人员：蒋汝平，谢荣源，黄智超，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：