保留替代栅极晶体管制造中的UV固化的应力益处制造技术

一种形成半导体结构的方法包括：在设置于衬底之上的一个或多个部分完成的场效应晶体管（FET）器件之上形成应力诱导层，所述一个或多个部分完成的FET器件包括牺牲伪栅极结构；对所述应力诱导层进行平面化并且去除所述牺牲伪栅极结构；以及在对所述应力诱导层进行平面化并且去除所述牺牲伪栅极结构之后，进行对所述应力诱导层的紫外（UV）固化，以增强由所述应力诱导层最初施加在所述一个或多个部分完成的FET器件的沟道区上的应力的值。

【技术实现步骤摘要】
【国外来华专利技术】保留替代栅极晶体管制造中的UV固化的应力益处
本专利技术总体上涉及半导体器件制造，更具体地，涉及用于保留替代栅极晶体管制造中的紫外(UV )固化的拉伸应力益处的方法和结构。
技术介绍
场效应晶体管(FET)广泛用在用于与模拟和数字电信号二者相关的开关、放大、过滤及其它任务的电子工业中。这些场效应晶体管中最常见的是金属氧化物半导体场效应晶体管(M0SFET或M0S)，其中栅极结构被加电以在下面的半导体本体的沟道区中产生电场，由此允许电子行经该半导体本体的源极区和漏极区之间的沟道。互补MOS (CMOS)器件已经变得在半导体工业中广泛应用，其中η型和P型(NFET和PFET)FET 二者都用于制造逻辑和其它电路。典型地通过向沟道两侧的半导体本体的目标区域添加掺杂剂，形成FET的源极区和漏极区。栅极结构形成在沟道上方，其包括位于沟道之上的栅极电介质以及位于栅极电介质上方的栅极导体。栅极电介质是绝缘体材料，其在电压被施加到栅极导体时防止大的泄漏电流流入沟道，同时允许所施加的栅极电压以可控的方式在沟道区内建立横向电场。常规的MOS晶体管典型地包括通过在硅晶片表面之上沉积或者生长二氧化硅本文档来自技高网...

【技术保护点】
一种形成半导体结构的方法，所述方法包括：在设置于衬底之上的一个或多个部分完成的场效应晶体管（FET）器件之上形成应力诱导层，所述一个或多个部分完成的FET器件包括牺牲伪栅极结构；对所述应力诱导层进行平面化并且去除所述牺牲伪栅极结构；以及在对所述应力诱导层进行平面化并且去除所述牺牲伪栅极结构之后，进行对所述应力诱导层的紫外（UV）固化，以增强由所述应力诱导层最初施加在所述一个或多个部分完成的FET器件的沟道区上的应力的值。

【技术特征摘要】
【国外来华专利技术】2011.05.09 US 13/103,1491.一种形成半导体结构的方法，所述方法包括: 在设置于衬底之上的一个或多个部分完成的场效应晶体管(FET)器件之上形成应力诱导层，所述一个或多个部分完成的FET器件包括牺牲伪栅极结构； 对所述应力诱导层进行平面化并且去除所述牺牲伪栅极结构；以及在对所述应力诱导层进行平面化并且去除所述牺牲伪栅极结构之后，进行对所述应力诱导层的紫外(UV)固化，以增强由所述应力诱导层最初施加在所述一个或多个部分完成的FET器件的沟道区上的应力的值。2.权利要求1所述的方法，其中，所述应力诱导层包括拉伸氮化物层，并且所述一个或多个部分完成的FET器件包括η型FET (NFET)器件。3.权利要求2所述的方法，还包括:用一个或多个金属栅极层填充通过去除所述牺牲伪栅极结构而界定的沟槽。4.权利要求3所述的方法，还包括:对所述一个或多个金属栅极层进行平面化。5.权利要求3所述的方法，其中，在填充所述沟槽并且对所述一个或多个金属栅极层进行平面化之后进行所述UV固化。6.权利要求3所述的方法，其中，在用所述一个或多个金属栅极层填充所述沟槽之前进行所述UV固化，以使得所述应力诱导层和所述沟槽呈现梯形轮廓。7.权利要求6所述的方法，其中，所述沟槽的所述梯形轮廓使得所述沟槽在其底端较窄并且在其顶端较宽。8.权利要求3所述的方法，还包括: 在用所述一个或多个金属栅极层填充之前在所述沟槽中形成替代的高介电常数(高k)层。9.权利要求1所述的方法，其中，所述应力诱导层是拉伸氮化物层，所述FET器件是η型场效应晶体管(NFET)器件，并且所述伪栅极结构是多晶硅牺牲伪栅极结构； 并且其中，所述方法还包括，在对所述拉伸氮化物层进行平面化并且去除所述伪栅极结构之后: 用一个或多个金属栅极层填充通过去除所述多晶硅牺牲伪栅极结构而界定的沟槽；以及 对所述一个...

【专利技术属性】
技术研发人员：叶俊呈，郭德超，蔡明，P·库尔卡尼，
申请(专利权)人：国际商业机器公司，
类型：
国别省市：