碳化硅半导体器件制造技术

第一、第二、第四和第五杂质区（11、12、21、22）具有第一导电类型，并且第三杂质区（13）具有第二导电类型。第一至第三杂质区（11-13）到达第一导电类型的第一层（34）。第四和第五杂质区（21、22）设置在第二层（35）上。第一至第五电极（S1、Dl、Gl、S2、D2）分别设置在第一至第五杂质区（11-13、21、22）上。在第一和第五电极（S1、D2）彼此电连接，并且第三和第四电极（Gl、S2）彼此电连接。第六电极（G2）设置在栅极绝缘膜（12）上，并覆盖第四和第五杂质区（21、22）之间的部分。

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体器件
本专利技术涉及一种碳化硅半导体器件，并且特别涉及一种具有栅极绝缘膜的碳化硅半导体器件。
技术介绍
专利文献I (国际公布N0.2008/156674)公开了一种使用SiC (碳化硅)的VJFET(垂直结型场效应晶体管)。虽然JFET具有低导通电阻并且能执行高速操作，但是JFET通常难以实现常关特性。因此，根据非专利文献 I (R.Rupp 和 1.Zverev, “ SiC Power Devices:How to beCompetitive Towards S1-Based Solutions?”，Mat.Sc1.Forum,卷 433-436 (2003)，805-812页)，使用包括两个芯片，即SiC VJFET和Si (硅)MOSFET (金属氧化物半导体场效应晶体管)的共源共栅结构(cascode)。引证文献列表专利文献PTLl:国际公布 N0.2008/156674非专利文献NPLl:R.Rupp和 1.Zverev,“SiC Power Devices:How to be Competitive TowardsS1-Based Solution本文档来自技高网...

【技术保护点】
一种碳化硅半导体器件，包括：碳化硅衬底（30），所述碳化硅衬底包括具有第一导电类型的第一层（34）以及设置在所述第一层上并具有不同于所述第一导电类型的第二导电类型的第二层（35），所述碳化硅衬底具有第一杂质区至第五杂质区（11、12、13、21、22），所述第一杂质区、第二杂质区、第四杂质区和第五杂质区中的每一个都具有所述第一导电类型，并且所述第三杂质区具有所述第二导电类型，所述第一杂质区至第三杂质区中的每一个都贯穿所述第二层并到达所述第一层，所述第三杂质区布置在所述第一杂质区和第二杂质区之间，所述第四杂质区和第五杂质区中的每一个都设置在所述第二层上；第一至第五电极（S1、Dl、Gl、S2、D...

【技术特征摘要】
【国外来华专利技术】2011.08.05 JP 2011-1715641.一种碳化娃半导体器件，包括: 碳化硅衬底(30)，所述碳化硅衬底包括具有第一导电类型的第一层(34)以及设置在所述第一层上并具有不同于所述第一导电类型的第二导电类型的第二层(35)，所述碳化硅衬底具有第一杂质区至第五杂质区(11、12、13、21、22),所述第一杂质区、第二杂质区、第四杂质区和第五杂质区中的每一个都具有所述第一导电类型，并且所述第三杂质区具有所述第二导电类型，所述第一杂质区至第三杂质区中的每一个都贯穿所述第二层并到达所述第一层，所述第三杂质区布置在所述第一杂质区和第二杂质区之间，所述第四杂质区和第五杂质区中的每一个都设置在所述第二层上； 第一至第五电极(S1、D1、G1、S2、D2)，所述第一电极至第五电极分别设置在所述第一杂质区至第五杂质区上，所述第一电极和第五电极彼此电连接，所述第三电极和第四电极彼此电连接； 栅极绝缘膜(12)，所述栅极绝缘膜覆盖所述第二层上的所述第四杂质区和第五杂质区之间的部分；以及 第六电极(G2 )，所述第六电极设置在所述栅极绝...

【专利技术属性】
技术研发人员：林秀树，
申请(专利权)人：住友电气工业株式会社，
类型：
国别省市：