半导体器件制造方法技术

半导体器件制造方法。本发明专利技术提供了一种利用间隙壁技术形成栅极的晶体管的制造方法。在本发明专利技术的方法中，在虚设栅极堆栈的侧面，依次形成第一间隙壁、第二间隙壁和第三间隙壁，通过去除第二间隙壁形成了宽度由第二间隙壁控制的栅极凹槽，继而在栅极凹槽中形成所需要的栅极和栅极绝缘层。本发明专利技术中，利用回刻蚀形成间隙壁，不需要采用额外的掩模版，并且，通过控制第二间隙壁的宽度来限定栅极宽度，可以实现亚22nm的栅极线条的形成，并且使工艺具有良好的可控性。

【技术实现步骤摘要】
半导体器件制造方法
本专利技术涉及半导体器件制造方法领域，特别地，涉及一种利用间隙壁技术形成栅极的晶体管器件制造方法。
技术介绍
半导体集成电路技术在进入到90nm特征尺寸的技术节点后，维持或提高晶体管性能越来越具有挑战性。在亚22nm领域，高K栅绝缘材料和金属栅极被用来维持和提高晶体管的性能。然而，当栅极线条尺寸进入亚22nm领域时，栅极线条形成工艺的可控性开始遇到很大的难题，人们无法很好地控制所获得的栅极线条的形貌，这会影响到晶体管的性能。因此，需要提供一种新的晶体管制造方法，能够形成足够细小栅极线条的同时，使工艺过程具有可控制性，并且能够简化工艺，从而更好地确保晶体管性能。
技术实现思路
本专利技术提供一种晶体管的制造方法，利用间隙壁技术形成栅极，克服了现有技术中存在的工艺可控性差的缺陷。其根据本专利技术的一个方面，本专利技术提供一种半导体器件制造方法，，其包括如下步骤：提供半导体衬底，在该半导体衬底上形成STI结构，并进行阱区注入；形成由虚设栅极和虚设栅极绝缘层组成的虚设栅极堆栈；全面性沉积第一间隙壁材料层，并进行回刻蚀，形成位于所述虚设栅极绝缘层和所述虚设栅极的侧面上的第一间隙壁；全面性沉积第二间隙壁材料层，并进行回刻蚀，形成位于所述第一间隙壁的侧面上的第二间隙壁；全面性沉积第三间隙壁材料层，并进行回刻蚀，形成位于所述第二间隙壁的侧面上的第三间隙壁；去除所述第二间隙壁，形成栅极凹槽；依次沉积栅极绝缘材料层和栅极材料层；采用CMP工艺，去除部分所述栅极材料层和所述栅极绝缘材料层，使得所述栅极材料层和所述栅极绝缘材料层仅位于所述栅极凹槽之内，从而形成栅极和栅极绝缘层；去除所述虚设栅极和所述虚设栅极绝缘层。在本专利技术的方法中，所述虚设栅极材料为多晶硅。在本专利技术的方法中，所述第一间隙壁和第三间隙壁的材料为Si3N4，所述第二间隙壁的材料为SiO2。在本专利技术的方法中，去除所述第二间隙壁，形成栅极凹槽的步骤中，采用DHF或BOE的湿法腐蚀工艺去除所述第二间隙壁。在本专利技术的方法中，所述第二间隙壁的宽度为10-30nm。在本专利技术的方法中，所述栅极绝缘材料层为高K栅绝缘材料，所述栅极材料层为金属。在本专利技术的方法中，所述CMP工艺以虚设栅极为终点。本专利技术的优点在于：在虚设栅极堆栈的侧面先后形成第一间隙壁、第二间隙壁和第三间隙壁，通过去除第二间隙壁形成了宽度由第二间隙壁控制的栅极凹槽，继而在栅极凹槽中形成所需要的栅极和栅极绝缘层。本专利技术中，利用回刻蚀形成间隙壁，不需要采用额外的掩模版，并且，通过控制第二间隙壁的宽度来限定栅极宽度，可以实现亚22nm的栅极线条的形成，并且使工艺具有良好的可控性。附图说明图1-11本专利技术提供的晶体管器件的制造方法流程示意图；具体实施方式以下，通过附图中示出的具体实施例来描述本专利技术。但是应该理解，这些描述只是示例性的，而并非要限制本专利技术的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本专利技术的概念。本专利技术提供一种半导体器件制造方法，特别地涉及到涉及一种利用间隙壁技术的晶体管制造方法，下面参见附图1-11，将要详细描述本专利技术提供的半导体器件制造方法。首先，参见附图1，在半导体衬底1上形成虚设栅极绝缘层2、虚设栅极3。具体而言，提供半导体衬底1，本实施例中采用了单晶硅衬底，可选地，也可采用锗衬底或者其他合适的半导体衬底。可以首先在半导体衬底1上形成STI结构并进行阱区注入(未在图中示出)。接着，先在衬底1表面沉积一层虚设栅极绝缘层材料，例如是SiO2或者高K栅极绝缘材料薄膜。高K栅极绝缘材料具有比SiO2更大的介电常数，对晶体管器件性能更为有利。本专利技术中的栅极绝缘层为选自以下材料之一或其组合构成的一层或多层：Al2O3，HfO2，包括HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx以及HfLaSiOx至少之一在内的铪基高K介质材料，包括ZrO2、La2O3、LaAlO3、TiO2、或Y2O3至少之一在内的稀土基高K介质材料，SiO2，SiON，Si3N4。虚设栅极绝缘层材料的厚度优选为0.5-10nm，沉积工艺例如为CVD。之后，沉积虚设栅极材料，虚设栅极材料为多晶硅。在沉积虚设栅极材料后，进行光刻胶涂布，光刻，定义出虚设栅极图形，对虚设栅极材料以及虚设栅极绝缘层材料顺序刻蚀，从而形成包括虚设栅极绝缘层2和虚设栅极3的虚设栅极堆栈的图形。接着，参见附图2，全面性沉积第一间隙壁材料层4。第一间隙壁材料层的材料优选为Si3N4，采用保形性良好的沉积工艺，使其以期望的厚度覆盖虚设栅极3的顶面以及虚设栅极绝缘层2和虚设栅极3的侧面。接着，参见附图3，形成第一间隙壁5。具体包括，在形成第一间隙壁材料层4之后，对第一间隙壁材料层4进行各向异性的回刻蚀工艺，去除位于虚设栅极3的顶面和衬底1表面上的第一间隙壁材料层4，仅保留位于虚设栅极绝缘层2和虚设栅极3的侧面上的第一间隙壁材料层4，从而形成第一间隙壁5。接着，参见附图4，全面性沉积第二间隙壁材料层6。第二间隙壁材料层的材料为SiO2，采用保形性良好的沉积工艺，使其以期望的厚度覆盖虚设栅极3的顶面以及第一间隙壁5的侧面上。接着，参见附图5，形成第二间隙壁7。具体包括，在形成第二间隙壁材料层6之后，对第二间隙壁材料层6进行各向异性的回刻蚀工艺，去除位于虚设栅极3的顶面和衬底1表面上的第二间隙壁材料层6，仅保留位于第一间隙壁5侧面的第二间隙壁材料层6，从而形成第二间隙壁7。接着，参见附图6，全面性沉积第三间隙壁材料层8。第三间隙壁材料层的材料可以与第一间隙壁材料层的材料相同，优选为Si3N4，采用保形性良好的沉积工艺，使其以期望的厚度覆盖虚设栅极3的顶面以及第二间隙壁7的侧面。接着，参见附图7，形成第三间隙壁9。具体包括，在形成第三间隙壁材料层8之后，对第三间隙壁材料层8进行各向异性的回刻蚀工艺，去除位于虚设栅极3的顶面和衬底1表面上的第三间隙壁材料层8，仅保留位于第二间隙壁7的侧面上的第三间隙壁材料层8，从而形成第三间隙壁8。至此，在虚设栅极堆栈的侧面形成了有第一间隙壁5、第二间隙壁7和第三间隙壁9组成的复合间隙壁。接下来，参见附图8，去除第二间隙壁7，在第一间隙壁5和第三间隙壁9之间形成栅极凹槽10。可以采用湿法腐蚀去除第二间隙壁7，具体可以采用DHF或BOE。栅极凹槽10用于在随后的工艺中容纳所要制备的栅极和栅极绝缘层。第二间隙壁7的宽度限制了栅极凹槽10的宽度，因而也限定了之后形成的栅极的宽度。考虑到栅极宽度，第二间隙壁7的宽度可以被形成为10-30nm。接着，参见附图9，依次形成栅极绝缘材料层11和栅极材料层12。栅极绝缘材料层11采用高K栅绝缘材料，选自以下材料之一或其组合构成的一层或多层：Al2O3，HfO2，包括HfSiOx、HfSiON、HfAlOx、HfTaOx、HfLaOx、HfAlSiOx以及HfLaSiOx至少之一在内的铪基高K介质材料，包括ZrO2、La2O3、LaAlO3、TiO2、或Y2O3至少之一在内的稀土基高K介质材料，SiO2，SiON，Si3N4。栅极绝缘材料层11的厚度优选为0.5-5nm，沉积工艺例如为CVD。栅极材料层12为金属。在附图9中，栅极绝缘材料层1本文档来自技高网...

【技术保护点】
一种半导体器件制造方法，其特征在于包括如下步骤：提供半导体衬底，在该半导体衬底上形成STI结构，并进行阱区注入；形成由虚设栅极和虚设栅极绝缘层组成的虚设栅极堆栈；全面性沉积第一间隙壁材料层，并进行回刻蚀，形成位于所述虚设栅极绝缘层和所述虚设栅极的侧面上的第一间隙壁；全面性沉积第二间隙壁材料层，并进行回刻蚀，形成位于所述第一间隙壁的侧面上的第二间隙壁；全面性沉积第三间隙壁材料层，并进行回刻蚀，形成位于所述第二间隙壁的侧面上的第三间隙壁；去除所述第二间隙壁，形成栅极凹槽；依次沉积栅极绝缘材料层和栅极材料层；采用CMP工艺，去除部分所述栅极材料层和所述栅极绝缘材料层，使得所述栅极材料层和所述栅极绝缘材料层仅位于所述栅极凹槽之内，从而形成栅极和栅极绝缘层；去除所述虚设栅极和所述虚设栅极绝缘层。

【技术特征摘要】
1.一种半导体器件制造方法，其特征在于包括如下步骤：提供半导体衬底，在该半导体衬底上形成STI结构，并进行阱区注入；形成由虚设栅极和虚设栅极绝缘层组成的虚设栅极堆栈；全面性沉积第一间隙壁材料层，并进行回刻蚀，形成位于所述虚设栅极绝缘层和所述虚设栅极的侧面上的第一间隙壁；全面性沉积第二间隙壁材料层，并进行回刻蚀，形成位于所述第一间隙壁的侧面上的第二间隙壁；全面性沉积第三间隙壁材料层，并进行回刻蚀，形成位于所述第二间隙壁的侧面上的第三间隙壁；去除所述第二间隙壁，形成栅极凹槽；依次沉积栅极绝缘材料层和栅极材料层；采用CMP工艺，去除部分所述栅极材料层和所述栅极绝缘材料层，使得所述栅极材料层和所述栅极绝缘材料层仅位于所述栅极凹槽之内，从而形...

【专利技术属性】
技术研发人员：唐兆云，闫江，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：