数据写入方法、存储器控制器与存储器储存装置制造方法及图纸

一种数据写入方法，用于控制具有多个物理抹除单元的可复写式非易失性存储器模块。此方法包括：将这些物理抹除单元划分出第一缓冲区与第二缓冲区，接收一个指示将数据写入至第一逻辑地址的写入指令；判断此数据的数据量是否小于一个预设值；若是，将此数据写入至第一缓冲区或第二缓冲区；以及当把数据写入至第二缓冲区时，取得第一缓冲区中的至少一个物理编程单元所映射的至少一个第二逻辑地址，并且整并属于第二逻辑地址的有效数据，其中第二逻辑地址的数目小于整并门坎值。藉此，可以减少主机系统等待写入成功消息的时间。

【技术实现步骤摘要】
数据写入方法、存储器控制器与存储器储存装置
本专利技术是有关于一种数据写入方法，且特别是有关于一种将数据量小于预设值的数据写入至可复写式非易失性存储器模块的数据写入方法、存储器控制器与存储器储存装置。
技术介绍
数字相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，闪存)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。一般来说，可复写式非易失性存储器模块会包括多个物理抹除单元，并且这些物理抹除单元必须先被抹除以后才能写入新的数据。多个逻辑地址会被映射至部分的物理抹除单元，并且一个主机系统会下达存取这些逻辑地址的指令来写入数据至可复写式非易失性存储器模块。当多数的物理抹除单元中都储存了数据以后，若主机系统欲再写入其它数据，则这些物理抹除单元中的有效数据必须先被整并以产生闲置的物理抹除单元。然而，若一个物理抹除单元的有效数据属于多个不同的逻辑地址，必须要整并属于多个逻辑地址的有效数据才能产生一个闲置的物理抹除单元。若整并有效数据的时间太久，可能会超过主机系统等待写入成功消息的时间上限。因此，如何避免一次整并太多有效数据，使得主机系统等待写入成功消息的时间超过上限，为本领域技术人员所关心的议题。
技术实现思路
本专利技术的范例实施例中提出一种数据写入方法，存储器控制器与存储器储存装置，可以减少主机系统等待写入成功消息的时间。本专利技术一范例实施例中提出一种数据写入方法，用于控制可复写式非易失性存储器模块。此可复写式非易失性存储器模块包括多个物理抹除单元，每一个物理抹除单元包括多个物理编程单元，这些物理抹除单元至少被划分出数据区。此数据写入方法包括：配置多个逻辑地址以映射至数据区的物理抹除单元；从数据区以外的物理抹除单元中将至少一个第一物理抹除单元划分为第一缓冲区，将至少一个第二物理抹除单元划分为第二缓冲区，其中第一物理抹除单元不同于第二物理抹除单元。此数据写入方法还包括：接收第一写入指令，此第一写入指令指示将第一数据写入至一个第一逻辑地址；判断第一数据的数据量是否小于一个预设值；若第一数据的数据量小于预设值，将第一数据写入至第一物理抹除单元或第二物理抹除单元；以及当把第一数据写入至第二物理抹除单元时，取得第一物理抹除单元中的至少一个第一物理编程单元所映射的至少一个第二逻辑地址，并且整并属于第二逻辑地址的有效数据，其中第二逻辑地址的数目小于一个整并门坎值。在一范例实施例中，上述划分第一缓冲区与划分为第二缓冲区的步骤还包括：建立第一指针与第二指针，并且将第一指针与第二指针指向第一物理抹除单元或第二物理抹除单元中的其中一个物理编程单元。在一范例实施例中，上述的将第一数据写入至第一物理抹除单元或第二物理抹除单元的步骤包括：将第一数据写入第二指针所指向的第二物理编程单元；以及，将第二指针移动至第三物理编程单元，其中第三物理编程单元的编程顺序是接续在第二物理编程单元之后。在一范例实施例中，上述至少一个第一物理编程单元所映射的至少一个第二逻辑地址的步骤包括：依据第一指针所指向的物理编程单元取得上述的第一物理编程单元；以及将第一指针移动至第四物理编程单元，并取得第四物理编程单元所映射的第三逻辑地址。在一范例实施例中，上述整并属于第二逻辑地址的有效数据的步骤包括：整并属于第三逻辑地址的有效数据；以及，将第一指针移动至第五物理编程单元，其中第五物理编程单元的编程顺序是接续在第四物理编程单元之后。在一范例实施例中，上述的数据写入方法还包括：若第五物理编程单元所储存的数据已被整并，将第一指针移动至一个第六物理编程单元，其中第六物理编程单元的编程顺序是接续在第五物理编程单元之后。此方法还包括：当第一指针指向第一缓冲区中编程顺序为最后的物理编程单元时，判断第二指针是否指向第二缓冲区中编程顺序为最后的物理编程单元，若是，将第一指针移动至第二缓冲区中编程顺序为第一的物理编程单元。以另一个角度来说，本专利技术一范例实施例提出一种存储器储存装置，包括连接器、可复写式非易失性存储器模块与存储器控制器。连接器是用以电性连接至主机系统。可复写式非易失性存储器模块包括多个物理抹除单元，每一个物理抹除单元包括多个物理编程单元。这些物理抹除单元至少被划分出一数据区。存储器控制器是电性连接至连接器与可复写式非易失性存储器模块，用以配置多个逻辑地址以映射至数据区的物理抹除单元，从数据区以外的物理抹除单元中将至少一个第一物理抹除单元划分为第一缓冲区，并将至少一个第二物理抹除单元划分为第二缓冲区，其中第一物理抹除单元不同于第二物理抹除单元。存储器控制器也用以接收指示将第一数据写入至一个第一逻辑地址的第一写入指令，并且判断第一数据的数据量是否小于预设值。若第一数据的数据量小于预设值，存储器控制器用以将第一数据写入至第一物理抹除单元或第二物理抹除单元。当把第一数据写入至第二物理抹除单元时，存储器控制器用以取得第一物理抹除单元中的至少一个第一物理编程单元所映射的至少一个第二逻辑地址，并且整并属于第二逻辑地址的有效数据。其中，第二逻辑地址的数目小于一个整并门坎值。在一范例实施例中，上述的存储器控制器还用以建立第一指针与第二指针，并且将第一指针与第二指针指向第一物理抹除单元或第二物理抹除单元中的其中一个物理编程单元。在一范例实施例中，若第一数据的数据量小于预设值，存储器控制器还用以将第一数据写入第二指针所指向的第二物理编程单元，并且将第二指针移动至第三物理编程单元。其中第三物理编程单元的编程顺序是接续在第二物理编程单元之后。在一范例实施例中，上述存储器控制器还用以依据第一指针所指向的物理编程单元取得上述的第一物理编程单元。存储器控制器还用以将第一指针移动至第四物理编程单元，并取得第四物理编程单元所映射的第三逻辑地址。在一范例实施例中，上述的存储器控制器还用以整并属于第三逻辑地址的有效数据，并且将第一指针移动至第五物理编程单元。其中第五物理编程单元的编程顺序是接续在第四物理编程单元之后。在一范例实施例中，若第五物理编程单元所储存的数据已被整并，存储器控制器还用以将第一指针移动至一个第六物理编程单元，其中第六物理编程单元的编程顺序是接续在第五物理编程单元之后。当第一指针指向第一缓冲区中编程顺序为最后的物理编程单元时，存储器控制器还用以判断第二指针是否指向第二缓冲区中编程顺序为最后的物理编程单元后。若是，存储器控制器还用以将第一指针移动至第二缓冲区中编程顺序为第一的物理编程单元。以另一个角度来说，本专利技术一范例实施例提出一种存储器控制器，包括主机接口、存储器接口与存储器管理电路。主机接口是用以电性连接至主机系统。存储器接口是用以电性连接至可复写式非易失性存储器模块。此可复写式非易失性存储器模块包括多个物理抹除单元，并且每一个物理抹除单元包括多个物理编程单元。这些物理抹除单元至少被划分出一数据区。存储器管理电路是电性连接至连接器与可复写式非易失性存储器模块，用以配置多个逻辑地址以映射至数据区的物理抹除单元，从数据区以外的物理抹除单元中将至少一个第一物理抹除单元划分为第一缓冲区，并将至少一个第二物理抹除单元划分为第二缓冲区，其中第一物理抹除单元不同于第本文档来自技高网...

【技术保护点】
一种数据写入方法，用于一可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块包括多个物理抹除单元，每一该些物理抹除单元包括多个物理编程单元，该些物理抹除单元至少被划分出一数据区，该数据写入方法包括：配置多个逻辑地址以映射至该数据区的该些物理抹除单元；从该数据区以外的该些物理抹除单元中将至少一第一物理抹除单元划分为一第一缓冲区，并从该数据区以外的该些物理抹除单元中，将至少一第二物理抹除单元划分为一第二缓冲区，其中所述至少一第一物理抹除单元不同于所述至少一第二物理抹除单元；接收一第一写入指令，该第一写入指令指示将一第一数据写入至该些逻辑地址的一第一逻辑地址；判断该第一数据的数据量是否小于一预设值；若该第一数据的数据量小于该预设值，将该第一数据写入至所述至少一第一物理抹除单元或所述至少一第二物理抹除单元；以及当把该第一数据写入至所述至少一第二物理抹除单元时，取得所述至少一第一物理抹除单元中的至少一第一物理编程单元所映射的至少一第二逻辑地址，并且整并属于所述至少一第二逻辑地址的有效数据，其中所述至少一第二逻辑地址的数目小于一整并门坎值。

【技术特征摘要】
1.一种数据写入方法，用于一可复写式非易失性存储器模块，其中该可复写式非易失性存储器模块包括多个物理抹除单元，每一该些物理抹除单元包括多个物理编程单元，该些物理抹除单元至少被划分出一数据区，该数据写入方法包括：配置多个逻辑地址以映射至该数据区的该些物理抹除单元；从该数据区以外的该些物理抹除单元中将至少一第一物理抹除单元划分为一第一缓冲区，并从该数据区以外的该些物理抹除单元中，将至少一第二物理抹除单元划分为一第二缓冲区，其中所述至少一第一物理抹除单元不同于所述至少一第二物理抹除单元；接收一第一写入指令，该第一写入指令指示将一第一数据写入至该些逻辑地址的一第一逻辑地址；判断该第一数据的数据量是否小于一预设值；若该第一数据的数据量小于该预设值，将该第一数据写入至所述至少一第一物理抹除单元或所述至少一第二物理抹除单元；以及当把该第一数据写入至所述至少一第二物理抹除单元时，取得所述至少一第一物理抹除单元中的至少一第一物理编程单元所映射的至少一第二逻辑地址，并且整并属于所述至少一第二逻辑地址的有效数据，以将所述至少一第二逻辑地址的有效数据写入至该数据区以外的该些物理抹除单元中的一第三物理抹除单元中，其中所述至少一第二逻辑地址的数目小于一整并门坎值，且所述第三物理抹除单元不同于所述至少一第一物理抹除单元与所述至少一第二物理抹除单元。2.根据权利要求1所述的数据写入方法，其中将该至少一第一物理抹除单元划分为该第一缓冲区，并将该些物理抹除单元中的该至少一第二物理抹除单元划分为该第二缓冲区的步骤还包括：建立一第一指针与一第二指针，并且将该第一指针与该第二指针指向所述至少一第一物理抹除单元或所述至少一第二物理抹除单元中的该些物理编程单元的其中之一，其中该第二指针用以指向该第一数据应写入的物理编程单元，且该第一指针所指向的物理编程单元是所要整并的物理编程单元。3.根据权利要求2所述的数据写入方法，其中若该第一数据的数据量小于该预设值，将该第一数据写入至所述至少一第一物理抹除单元或所述至少一第二物理抹除单元的步骤包括：将该第一数据写入该第二指针所指向的一第二物理编程单元；以及将该第二指针移动至一第三物理编程单元，其中该第三物理编程单元的编程顺序是接续在该第二物理编程单元之后。4.根据权利要求2所述的数据写入方法，其中当把该第一数据写入至所述至少一第二物理抹除单元时，取得所述至少一第一物理抹除单元中的该至少一第一物理编程单元所映射的该至少一第二逻辑地址的步骤包括：依据该第一指针所指向的物理编程单元取得该至少一第一物理编程单元；以及将该第一指针移动至一第四物理编程单元，并取得该第四物理编程单元所映射的一第三逻辑地址。5.根据权利要求4所述的数据写入方法，其中整并属于所述至少一第二逻辑地址的该有效数据的步骤包括：整并属于该第三逻辑地址的有效数据；以及将该第一指针移动至一第五物理编程单元，其中该第五物理编程单元的编程顺序是接续在该第四物理编程单元之后。6.根据权利要求5所述的数据写入方法，还包括：若该第五物理编程单元所储存的数据已被整并，将该第一指针移动至一第六物理编程单元，其中该第六物理编程单元的编程顺序是接续在该第五物理编程单元之后；以及当该第一指针指向该第一缓冲区中编程顺序为最后的物理编程单元时，判断该第二指针是否指向该第二缓冲区中编程顺序为最后的物理编程单元，若是，将该第一指针移动至该第二缓冲区中编程顺序为第一的物理编程单元。7.根据权利要求1所述的数据写入方法，其中该预设值为该些物理编程单元的其中之一的大小。8.根据权利要求1所述的数据写入方法，其中该第一缓冲区的大小与该第二缓冲区的大小相同。9.一种存储器储存装置，包括：一连接器，用以电性连接至一主机系统；一可复写式非易失性存储器模块，包括多个物理抹除单元，其中每一该些物理抹除单元包括多个物理编程单元，该些物理抹除单元至少被划分出一数据区；以及一存储器控制器，电性连接至该连接器与该可复写式非易失性存储器模块，用以配置多个逻辑地址以映射至该数据区的该些物理抹除单元，从该数据区以外的该些物理抹除单元中将至少一第一物理抹除单元划分为一第一缓冲区，并从该数据区以外的该些物理抹除单元中，将至少一第二物理抹除单元划分为一第二缓冲区，其中所述至少一第一物理抹除单元不同于所述至少一第二物理抹除单元，其中，该存储器控制器用以接收一第一写入指令，该第一写入指令指示将一第一数据写入至该些逻辑地址的一第一逻辑地址，并且判断该第一数据的数据量是否小于一预设值，若该第一数据的数据量小于该预设值，该存储器控制器用以将该第一数据写入至所述至少一第一物理抹除单元或所述至少一第二物理抹除单元，当把该第一数据写入至所述至少一第二物理抹除单元时，该存储器控制器用以取得所述至少一第一物理抹除单元中的至少一第一物理编程单元所映射的至少一第二逻辑地址，并且整并属于所述至少一第二逻辑地址的有效数据，以将所述至少一第二逻辑地址的有效数据写入至该数据区以外的该些物理抹除单元中的一第三物理抹除单元中，其中所述至少一第二逻辑地址的数目小于一整并门坎值，且所述第三物理抹除单元不同于所述至少一第一物理抹除单元与所述至少一第二物理抹除单元。10.根据权利要求9所述的存储器储存装置，其中该存储器控制器还用以建立一第一指针与一第二指针，并且将该第一指针与该第二指针指向所述至少一第一物理抹除单元或所述至少...

【专利技术属性】
技术研发人员：黄意翔，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：