栅极结构的形成方法、半导体器件的形成方法以及半导体器件技术

本公开涉及栅极结构的形成方法、半导体器件的形成方法以及半导体器件。本公开的实施例提供一种栅极结构的形成方法，包括：提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；在所述衬底的表面上形成栅介质保护层；在所述栅介质保护层上形成刻蚀阻挡层；在所述刻蚀阻挡层上形成吸氧元素层；在所述吸氧元素层上形成第一功函数调整层；刻蚀所述nMOSFET区之上的第一功函数调整层，直至露出所述刻蚀阻挡层；在所述衬底的表面上形成第二功函数调整层；进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层；以及去除所述栅沟槽之外的金属层。本公开实施例提供的栅极结构形成方法能够有效降低等效栅氧化层厚度。

Method for forming gate structure, method for forming semiconductor device, and semiconductor device

The present disclosure relates to a method for forming a gate structure, a method of forming a semiconductor device, and a semiconductor device. The disclosed embodiments provide methods, the formation of a gate structure includes providing a substrate, the substrate including nMOSFET and pMOSFET area, the nMOSFET area and the pMOSFET area are respectively provided with a gate trench, the gate trench bottom respectively gate dielectric layer; forming a gate dielectric protective layer on the surface of the on a substrate; etching barrier layer is formed on the gate dielectric protection layer; in the etching barrier layer on the formation of oxygen element; forming a first function adjustment layer on the oxygen element layer; etching the first work on the adjustment function of the nMOSFET layer to expose the etching barrier layer second; work function adjustment layer formed on a surface of the substrate; the metal layer is deposited and annealed to fill the metal layer in the gate groove; and a metal layer to remove the gate trenches outside. The gate structure forming method provided by the present embodiment can effectively reduce the equivalent gate oxide thickness.

【技术实现步骤摘要】
栅极结构的形成方法、半导体器件的形成方法以及半导体器件
本公开涉及半导体
，更具体地，涉及栅极结构的形成方法、半导体器件的形成方法以及半导体器件。
技术介绍
随着半导体技术的迅速发展，极大规模集成电路的互补金属氧化物半导体(CMOS)器件的特征尺寸正在遵循摩尔定律的预测不断缩小，传统的多晶硅栅和二氧化硅栅介质正面临着许多技术挑战。例如，在45纳米技术节点及以后，二氧化硅栅介质层的厚度约为几个原子层的厚度，将引起栅泄漏电流和功耗的急剧上升。此外，多晶硅栅电极引起多晶硅耗尽效应，还有过高的栅电阻等问题。为此，高介电常数栅介质(高k)和金属栅电极等材料的引入，可以有效地解决CMOS器件的这些问题，并且高k栅介质和金属栅电极结构已经被美国英特尔公司成功应用到了 32纳米技术中。然而，高k栅介质/金属栅结构的引入也带来了一些新的问题，例如，在高k栅介质的生长过程中，在高k栅介质与半导体衬底表面之间存在一层不可避免的二氧化硅界面层。通常，高k栅介质/金属栅工艺的界面层厚度约为0.5至0.7纳米。但CMOS器件进入32纳米及以下技术节点后，高k栅介质的等效栅氧化层厚度不超过0.7纳米，甚至要求更高，并且，后续工艺的高温退火过程将增加界面层的厚度。因此，通过工艺条件和/或材料的优化来实现高k栅介质层的等效氧化层厚度降低，成为了业界的研究难点与重点。
技术实现思路
针对上述问题，本专利技术提供一种新的CMOS制造方法，能够有效降低等效栅氧化层厚度。根据本公开的实施例，提供一种栅极结构的形成方法，包括:提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；在所述衬底的表面上形成栅介质保护层；在所述栅介质保护层上形成刻蚀阻挡层；在所述刻蚀阻挡层上形成吸氧元素层；在所述吸氧元素层上形成第一功函数调整层；刻蚀所述nMOSFET区之上的第一功函数调整层，直至露出所述刻蚀阻挡层；在所述衬底的表面上形成第二功函数调整层；进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层；以及去除所述栅沟槽之外的金属层。根据本公开的实施例，提供一种栅极结构的形成方法，包括:提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；在所述衬底的表面上形成栅介质保护层；在所述栅介质保护层上形成刻蚀阻挡层；在所述刻蚀阻挡层上形成吸氧元素层；在所述吸氧元素层上形成第二功函数调整层；刻蚀所述pMOSFET区之上的第二功函数调整层，直至露出所述刻蚀阻挡层；在所述衬底的表面上形成第一功函数调整层；进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层；以及去除所述栅沟槽之外的金属层。根据本公开的实施例，提供一种半导体器件的形成方法，包括:提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；以及在所述衬底的表面上采用上述方法形成栅极结构。根据本公开的实施例，提供一种半导体器件，包括:衬底，所述衬底包括nMOSFET区和pMOSFET区；形成于所述nMOSFET区之上的第二栅极结构，所述第二栅极结构包括:栅介质保护层；所述栅介质保护层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层；以及形成于所述pMOSFET区之上的第一栅极结构，所述第一栅极结构包括:栅介质保护层；所述栅介质保护层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的吸氧元素层；所述吸氧元素层之上的第一功函数调整层；所述第一功函数调整层之上的第二功函数调整层；以及所述第二功函数调整层之上的金属层。根据本公开的实施例，提供一种半导体器件，包括:[0031 ] 衬底，所述衬底包括nMOSFET区和pMOSFET区；形成于所述nMOSFET区之上的第二栅极结构，所述第二栅极结构包括:栅介质保护层；所述栅介质保护层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的吸氧元素层；所述吸氧元素层之上的第二功函数调整层；所述第二功函数调整层之上的第一功函数调整层；以及所述第一功函数调整层之上的金属层；以及形成于所述pMOSFET区之上的第一栅极结构，所述第一栅极结构包括:栅介质保护层；所述栅介质保护层之上的刻蚀阻挡层；所述刻蚀阻挡层之上的第一功函数调整层；以及所述第一功函数调整层之上的金属层。本公开实施例提供的栅极结构形成方法，通过在栅介质层的上方引入吸氧元素层，从而在后续的高温退火过程中隔绝外界氧气进入栅介质层下面的界面层并吸除界面层中的氧，能够有效地降低等效栅氧化层厚度。吸氧元素层上方的功函数调整层能够减弱吸氧元素层对金属栅的等效功函数的影响，从而降低等效功函数调节的难度。栅介质层与吸氧元素层之间的栅介质保护层，能够在阻挡金属栅的金属扩散的同时避免吸氧元素进入栅介质层，从而避免造成过大的栅泄漏电流以及较差的可靠性特性。而且，在刻蚀nMOSFET区或pMOSFET区之上的功函数调整层时，通过选择合适的方法，使刻蚀停止在刻蚀阻挡层，从而去除吸氧元素层。这样，能够避免吸氧元素层对nMOSFET区或pMOSFET区的金属栅的功函数的影响，从而防止吸氧元素的引入带来等效功函数调节变难的问题。此外，本公开实施例提供的栅极结构形成方法与主流后栅工艺兼容，具有良好的工艺稳定性和可重复性，可以应用于大规模生产。【附图说明】通过结合附图对本公开实施例的描述，本专利技术的以上的和其它目的、特点和优点将变得清楚。在各附图中，相同或类似的附图标记表示相同或者类似的结构或步骤。图1-8是根据本公开一个实施例的栅极结构形成方法中各中间结构的示意图。【具体实施方式】研究发现，“吸氧工艺”是降低高k栅介质的等效氧化层厚度的有效方法之一。其主要原理是一些金属或其它不饱和氧化介质材料的吉布斯自由能远大于半导体衬底，即这些金属的氧化物或者不饱和氧化介质的饱和氧化物比半导体衬底的氧化物更加稳定和更容易形成。因此，可以在栅介质结构中增加一些金属薄膜或者其他不饱和氧化介质薄膜，通过高温退火工艺，实现对高k栅介质和半导体衬底之间的界面层的氧元素吸除，使得界面层厚度减小甚至消失，从而实现栅介质层的等效栅氧化层厚度降低。然而，引入吸氧工艺之后，吸氧元素有可能进入高k栅介质层从而引起过大的栅泄漏电流，并且增加金属栅的等效功函数调节的难度，此外还有界面层减薄引入的可靠性变差的问题等。本公开实施例提供的栅极结构形成方法，通过在栅介质层的上方形成吸氧元素层，从而在后续的高温退火过程中隔绝外界氧气进入栅介质层下面的界面层并吸除界面层中的氧，能够有效地降低等效栅氧化层厚度。在吸氧元素层的上方形成功函数调整层，能够减弱吸氧元素层对金属栅的等效功函数的影响，从而降低等效功函数调节的难度。栅介质层与吸氧元素层之间的栅介质保护层，能够在阻挡金属栅的金属扩散的同时避免吸氧元素进入栅介质层，从而避免造成过大的栅泄漏电流以及较差的可靠性特性。而且，在刻蚀η型金属氧化物半导体场效应管(nMOSFET)区或p型金属氧化物半导体场效应管(pMOSFET)区之上的功函数调整层时，通本文档来自技高网...

【技术保护点】
一种栅极结构的形成方法，包括：提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层；在所述衬底的表面上形成栅介质保护层；在所述栅介质保护层上形成刻蚀阻挡层；在所述刻蚀阻挡层上形成吸氧元素层；在所述吸氧元素层上形成第一功函数调整层；刻蚀所述nMOSFET区之上的第一功函数调整层，直至露出所述刻蚀阻挡层；在所述衬底的表面上形成第二功函数调整层；进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层；以及去除所述栅沟槽之外的金属层。

【技术特征摘要】
1.一种栅极结构的形成方法，包括: 提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层； 在所述衬底的表面上形成栅介质保护层； 在所述栅介质保护层上形成刻蚀阻挡层； 在所述刻蚀阻挡层上形成吸氧元素层； 在所述吸氧元素层上形成第一功函数调整层； 刻蚀所述nMOSFET区之上的第一功函数调整层，直至露出所述刻蚀阻挡层； 在所述衬底的表面上形成第二功函数调整层； 进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层；以及 去除所述栅沟槽之外的金属层。2.如权利要求1所述的方法，其中: 所述栅介质保护层的厚度为5埃至5纳米。3.如权利要求1所述 的方法，其中: 所述栅介质保护层的材料是氮化钛(TiN)。4.如权利要求1所述的方法，其中: 所述吸氧元素层的厚度为5埃至50埃。5.如权利要求1所述的方法，其中: 所述吸氧元素层的材料是钛(Ti)。6.一种栅极结构的形成方法，包括: 提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底部分别有栅介质层； 在所述衬底的表面上形成栅介质保护层； 在所述栅介质保护层上形成刻蚀阻挡层； 在所述刻蚀阻挡层上形成吸氧元素层； 在所述吸氧元素层上形成第二功函数调整层； 刻蚀所述pMOSFET区之上的第二功函数调整层，直至露出所述刻蚀阻挡层； 在所述衬底的表面上形成第一功函数调整层； 进行金属层淀积和退火处理，以在所述栅沟槽内填充金属层；以及 去除所述栅沟槽之外的金属层。7.如权利要求6所述的方法，其中: 所述栅介质保护层的厚度为5埃至5纳米。8.如权利要求6所述的方法，其中: 所述栅介质保护层的材料是氮化钛(TiN)。9.如权利要求6所述的方法，其中: 所述吸氧元素层的厚度为5埃至50埃。10.如权利要求6所述的方法，其中: 所述吸氧元素层的材料是钛(Ti)。11.一种半导体器件的形成方法，包括:提供衬底，所述衬底包括nMOSFET区和pMOSFET区，所述nMOSFET区和所述pMOSFET区分别具有栅沟槽，所述栅沟槽的底...

【专利技术属性】
技术研发人员：杨红，马雪丽，王文武，韩锴，王晓磊，殷华湘，闫江，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：