浅沟槽隔离结构的形成方法技术

本发明专利技术提供了一种浅沟槽隔离结构的形成方法，通过SACVD工艺形成第一氧化层后，执行干法刻蚀工艺消除第一氧化层的脆弱面，然后再通过SACVD工艺形成第二氧化层，由此形成的浅沟槽隔离结构的隔离效果好，包含浅沟槽隔离结构的半导体器件的稳定性好，不易发生漏电、击穿。另外，增加氢气钝化（H2passivation）工艺，所述氢气钝化工艺可消除薄膜表面的不饱和键，从而使后续工艺的沉积速率稳定，并最终提高薄膜厚度均匀性。

【技术实现步骤摘要】

本专利技术涉及集成电路制造
，特别涉及一种。
技术介绍
随着半导体工艺进入深亚微米时代，0.18微米以下的元件(例如CMOS集成电路的有源区之间)大多采用浅沟槽隔离结构(STI)进行横向隔离来制作。而随着半导体器件特征尺寸的不断减小，用于器件隔离的浅沟槽隔离结构的尺寸也变小，相应的，用于形成浅沟槽隔离结构的隔离沟槽的深宽比变大。在现有的先进制造工艺中，从45纳米技术节点开始，其浅沟槽隔离工艺已经开始大规模使用亚大气压化学气相沉积(SACVD)工艺进行沟槽氧化物填充，并配合后续的热处理工艺达到无空隙填充。但是相对于传统的高密度等离子体(HDPCVD)工艺，虽然SACVD工艺的填充能力得到了大幅提升，但是应用该工艺的同时，也产生了新的整合难题:在沟槽的氧化物中间位置会形成一个脆弱面(如图1中虚线圈所示)，该脆弱面非常容易受到后续湿法工艺的侵蚀，从而使后续工艺的均匀性控制很困难，导致浅沟槽隔离结构的隔离性能不佳，包含浅沟槽隔离结构的半导体器件易发生漏电，严重影响了包含浅沟槽隔离结构的半导体器件的稳定性。因此，如何避免在所形成的浅沟槽隔离结构内形成脆弱面，提高所形成浅沟槽隔离结构的隔离性能，就成为本领域技术人员亟待解决的问题。
技术实现思路
本专利技术的目的在于提供一种，避免在所形成的浅沟槽隔离结构内形成脆弱面，提高所形成浅沟槽隔离结构的隔离性能，进而提高所形成半导体器件的性能。为解决上述技术问题，本专利技术提供一种，包括:提供半导体衬底，所述半导体衬底内形成有若干隔离沟槽；通过SACVD工艺在所述半导体衬底上形成第一氧化层，所述第一氧化层填满所述隔离沟槽；执行干法回刻蚀工艺，在所述第一氧化层中形成一凹口 ；执行氢气钝化工艺；[0011 ] 通过SACVD工艺在所述第一氧化层上形成第二氧化层；以及平坦化所述第一氧化层和第二氧化层，形成浅沟槽隔离结构。可选的，在所述的中，，所述干法回刻蚀工艺的工艺参数为:射频功率为500?2000W，H2流量为200?1500sccm，He流量为50?300sccm，NF3流量为100?IOOOsccm,时间为2?10s。可选的，在所述的中，所述氢气钝化工艺的工艺参数为:射频功率为2000?6000W，H2流量为500?2000sccm，工艺时间为5?50s。可选的，在所述的中，在所述半导体衬底内形成若干隔离沟槽的方法包括:在半导体衬底上形成刻蚀停止层和硬掩膜层；刻蚀所述硬掩膜层和刻蚀停止层，形成贯穿所述硬掩膜层和刻蚀停止层厚度的开口，所述开口的形状与隔离沟槽的形状对应；以及以所述硬掩膜层和刻蚀停止层为掩模，沿开口刻蚀所述半导体衬底，形成若干隔离沟槽。可选的，在所述的中，所述刻蚀停止层为氧化硅，所述硬掩膜层为氮化硅。可选的，在所述的中，形成隔离沟槽后，还包括:通过热氧化工艺在所述隔离沟槽的底部和侧壁形成衬垫氧化层。可选的，在所述的中，平坦化所述第一氧化层和第二氧化层之后，利用热磷酸去除所述硬掩膜层。可选的，在所述的中，平坦化所述第一氧化层和第二氧化层的方法为化学机械研磨工艺。与现有技术相比，本专利技术技术方案具有以下优点:本专利技术通过SACVD工艺形成第一氧化层后，执行干法回刻蚀工艺消除第一氧化层中的脆弱面，然后再通过SACVD工艺形成第二氧化层，由于第二氧化层无需填充深宽比较大的沟槽，因此不会形成脆弱面，由此形成的浅沟槽隔离结构的隔离效果好，包含浅沟槽隔离结构的半导体器件的稳定性好，不易发生漏电、击穿。【附图说明】图1是现有的浅沟槽隔离结构的脆弱面的示意图；图2是本专利技术一个实施方式的流程示意图；图3至图7为本专利技术一个实施例中所形成浅沟槽隔离结构的剖面结构示意图。【具体实施方式】正如
技术介绍
所述，随着半导体器件特征尺寸的不断减小，用于器件隔离的浅沟槽隔离结构的尺寸也变小，用于形成浅沟槽隔离结构的隔离沟槽的深宽比变大，通过SACVD工艺在隔离沟槽内填充形成氧化层时易出现脆弱面，导致浅沟槽隔离结构的隔离性能不佳，包含浅沟槽隔离结构的半导体器件易发生漏电、稳定性差。为此，本专利技术通过SACVD工艺形成第一氧化层后，执行干法刻蚀工艺消除脆弱面，然后再通过SACVD工艺形成第二氧化层，然后再执行平坦化工艺，由此形成的浅沟槽隔离结构的隔离效果好，包含浅沟槽隔离结构的半导体器件的稳定性好，不易发生漏电、击穿。另外，增加氢气钝化(H2paSSiVation)工艺，所述氢气钝化工艺可消除薄膜表面的不饱和键，从而使后续工艺的沉积速率稳定，并最终提高薄膜厚度均匀性。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的【具体实施方式】做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，所述示意图只是实例，其在此不应限制本专利技术保护的范围。参考图2，为本专利技术一个实施方式的流程示意图，包括:步骤SlOO:提供半导体衬底，所述半导体衬底内形成有若干隔离沟槽；步骤SllO:通过SACVD工艺在所述半导体衬底上形成第一氧化层，所述第一氧化层填满所述隔离沟槽；步骤S120:执行干法回刻蚀工艺，在所述第一氧化层中形成一凹口 ；步骤S130:执行氢气钝化工艺；步骤S140:通过SACVD工艺在所述第一氧化层上形成第二氧化层；步骤S150:平坦化所述第一氧化层和第二氧化层，形成浅沟槽隔离结构。图3?图7示出了本专利技术一个实施例中所形成浅沟槽隔离结构的剖面结构示意图，参考图3?图7，通过具体实施例对本专利技术做进一步说明。参考图3，提供半导体衬底201，所述半导体衬底201中形成有若干隔离沟槽203。具体地，所述半导体衬底201的材料可以为娃、锗娃或者绝缘体上娃(SOI)。本实施例中，所述半导体衬底201的材料为硅。在半导体衬底201中形成若干隔离沟槽203的方法包括:提供半导体衬底201 ;在所述半导体衬底201上形成刻蚀停止层(pad oxide)202和硬掩膜层204 ;刻蚀所述硬掩膜层204和刻蚀停止层202，形成贯穿所述硬掩膜层204和刻蚀停止层202厚度的开口，所述开口的形状与隔离沟槽的形状对应；以所述硬掩膜层204和刻蚀停止层202为掩模，沿开口刻蚀所述半导体衬底201，形成隔离沟槽203。所述硬掩膜层204为氮化硅，所述刻蚀停止层202为氧化硅(pad oxide)。形成所述刻蚀停止层202和硬掩膜层204的方法可为化学气相沉积(CVD, Chemical Vapor Deposition)工艺。刻蚀所述半导体衬底201的方法可为干法刻蚀，所述干法刻蚀的刻蚀气体为C12、HBr和02的混合气体或者He和C04的混合气体,压强为IOmTorr?30mTorr,其具体刻蚀方法为本领域技术人员所熟知，在此不做赘述。继续参考图3，通过热氧化工艺在所述隔离沟槽203的底部和侧壁形成衬垫氧化层(liner oxide) 205，以修复刻蚀工艺对硅衬底的损伤。本实施例中，所述热氧化工艺的反应气体为反式二氯乙烯(DCE, trans-dichloroethyIene )和氧气(02 )的混合气体,其中，反式二氯本文档来自技高网...

【技术保护点】
一种浅沟槽隔离结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底内形成有若干隔离沟槽；通过SACVD工艺在所述半导体衬底上形成第一氧化层，所述第一氧化层填满所述隔离沟槽；执行干法回刻蚀工艺，在所述第一氧化层中形成一凹口；执行氢气钝化工艺；通过SACVD工艺在所述第一氧化层上形成第二氧化层；以及平坦化所述第一氧化层和第二氧化层，形成浅沟槽隔离结构。

【技术特征摘要】
1.一种浅沟槽隔离结构的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底内形成有若干隔离沟槽； 通过SACVD工艺在所述半导体衬底上形成第一氧化层，所述第一氧化层填满所述隔离沟槽； 执行干法回刻蚀工艺，在所述第一氧化层中形成一凹口 ； 执行氢气钝化工艺； 通过SACVD工艺在所述第一氧化层上形成第二氧化层；以及 平坦化所述第一氧化层和第二氧化层，形成浅沟槽隔离结构。2.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述干法回刻蚀工艺的工艺参数为:射频功率为500?2000W，H2流量为200?1500sccm，He流量为50?300sccm, NF3 流量为 100 ?lOOOsccm，时间为 2 ?10s。3.如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述氢气钝化工艺的工艺参数为:射频功率为2000?6000W，H2流量为500?2000sccm，工艺时间为5?50s。4....

【专利技术属性】
技术研发人员：郑春生，张文广，陈玉文，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：