隔离沟槽制造方法及发光装置制造方法及图纸

本发明专利技术公开一种隔离沟槽制造方法及发光装置，该半导体结构的隔离沟槽制造方法，半导体结构具有一外延结构设置于一外延基板上，隔离沟槽的制造方法包括：形成一第一凹槽于外延结构；设置一第一硬涂层于外延结构上表面及第一凹槽的内表面，其中位于外延结构上表面的第一硬涂层的厚度大于位于第一凹槽底面的第一硬涂层的厚度；以及蚀刻位于第一凹槽底面的第一硬涂层，并于第一凹槽的底面形成一第二凹槽。本发明专利技术也揭露一种具有上述隔离沟槽的发光装置。

【技术实现步骤摘要】
隔离沟槽制造方法及发光装置
本专利技术涉及一种隔离沟槽制造方法及发光装置，特别是涉及一种半导体结构的隔离沟槽制造方法及发光装置。
技术介绍
发光二极管是一种由半导体材料制作而成的发光元件，具有耗电量低、元件寿命长、反应速度快等优点，再加上体积小容易制成极小或阵列式元件的特性，因此近年来随着技术不断地进步，其应用范围也由指示灯、背光源甚至扩大到了照明领域。为了获得较高的出光效率，现有是利用多个发光二极管电性串联成一高压发光装置。相比较于多个独立的发光二极管芯片，高压发光装置的接合垫面积较小，故具有较大的出光面积。另外，由于串联的发光二极管的电流可分散于每个发光二极管芯片上，因此电流分布较单一个大面积的发光二极管均匀，故串联式的发光二极管所组成的发光装置的出光效率较佳。不过，为了避免两相邻的发光二极管芯片彼此电性短路，现有技术是于半导体结构上以多道黄光光刻制作工艺制作一隔离沟槽，以电性隔离两相邻的发光二极管结构。请参照图1A所示,其为现有一种半导体结构I的示意图。半导体结构I具有一外延结构11及一外延基板12。外延结构11具有一 n-GaN层111、一多重量子阱层112及一P-GaN层113，而n-GaN层111、多重量子阱层112及ρ-GaN层113由下而上依序形成于外延基板12之上。另外，请分别参照图1B至图1G所示，其分别为于图1A的半导体结构I中，制造一隔离沟槽的示意图。现有的隔离沟槽的制造过程可为:如图1B所示，通过第一次黄光光刻制作工艺(第一次光掩模)于外延结构11的上表面设置一图案化光致抗蚀剂层R1，然后以此图案化光致抗蚀剂层Rl为蚀刻掩模进行蚀刻制作工艺，因此，可得到如图1C所示的凹槽U1。再者,如图1D所不,进行第二次黄光光刻制作工艺(第二次光掩模)，以于外延结构11上表面及凹槽Ul的侧壁及部分底部设置另一图案化光致抗蚀剂层R2，然后以此图案化光致抗蚀剂层R2为蚀刻掩模进行蚀刻制作工艺，可得到如图1E所示的凹槽U2。接着，如图1F所示，进行第三次黄光光刻制作工艺(第三次光掩模)，以于外延结构11的上表面、原凹槽Ul的侧壁及部分底部，以及凹槽U2的侧壁及部分底部设置另一光致抗蚀剂层R3，然后以此图案化光致抗蚀剂层R3为蚀刻掩模进行蚀刻制作工艺，可得到如图1G所示的凹槽U3。在此，凹槽U3露出外延基板11，且凹槽Ul、U2及U3的剖面形成一阶梯状的隔离沟槽。通过隔离沟槽，可避免于制造高压发光装置时，两相邻发光二极管结构上彼此电性短路。然而，为了制造如图1G所示剖面为阶梯状的隔离沟槽，需使用多次的黄光光刻制作工艺(上述例子是三次)，因此，不仅隔离沟槽的制造相当费工耗时，且因黄光光刻制作工艺设备的成本相当高，使得隔离沟槽及高压发光装置的制造成本也相当高。因此，如何提供一种半导体结构的隔离沟槽制造方法及发光装置，可降低生产时间及制造的成本，是业者一直努力的目标。
技术实现思路
有鉴于上述课题，本专利技术的目的在于提供一种可降低生产时间及制造成本的半导体结构的隔离沟槽制造方法及发光装置。为达上述的目的，本专利技术提供一种半导体结构的隔离沟槽制造方法，半导体结构具有一外延结构设置于一外延基板上，隔离沟槽的制造方法包括:形成一第一凹槽于外延结构；设置一第一硬涂层于外延结构上表面及第一凹槽的内表面，其中位于外延结构上表面的第一硬涂层的厚度大于位于第一凹槽底面的第一硬涂层的厚度；以及蚀刻位于第一凹槽底面的第一硬涂层，并于第一凹槽的底面形成一第二凹槽。在本专利技术的一较佳实施例中，是通过一黄光光刻与蚀刻制作工艺形成第一凹槽。在本专利技术的一较佳实施例中，蚀刻为一感应耦合式等离子体干蚀刻。在本专利技术的一较佳实施例中，外延结构具有一第一半导体层、一有源层及一第二半导体层依序设置于外延基板上，第一凹槽露出第一半导体层。在本专利技术的一较佳实施例中，第一凹槽的宽度大于第二凹槽的宽度。在本专利技术的一较佳实施例中，隔离沟槽制造方法还包括:设置一第二硬涂层于外延结构上表面、部分第一凹槽及第二凹槽的内表面，其中，位于外延结构上表面的第二硬涂层的厚度大于位于第二凹槽底面的第二硬涂层的厚度；以及蚀刻位于第二凹槽底面的第二硬涂层，并于第二凹槽的底面形成一第三凹槽。在本专利技术的一较佳实施例中，外延结构还具有一未掺杂半导体层设置于第一半导体层与外延基板之间，第三凹槽露出未掺杂半导体层或外延基板。在本专利技术的一较佳实施例中，当第三凹槽未露出外延基板时，则重复上述步骤，直到露出外延基板。在本专利技术的一较佳实施例中，隔离沟槽制造方法还包括:去除第一硬涂层及第二硬涂层。为达上述的目的，本专利技术提供一种发光装置包括多个发光二极管以及多个交错设置的隔离沟槽。该多个发光二极管具有多个外延结构且设置于一外延基板上，各发光二极管分别通过一连接导电层相互电性串联。该多个隔离沟槽定义该多个外延结构设置的区域，各隔离沟槽分别具有一第一凹槽及形成于第一凹槽底面的一第二凹槽，且第一凹槽与第二凹槽的宽度差介于0.32μηι至4μηι之间。在本专利技术的一较佳实施例中，各外延结构分别具有一第一半导体层、一有源层、一第二半导体层及一未掺杂半导体层依序设置于外延基板上。在本专利技术的一较佳实施例中，各发光二极管的第一半导体层与相邻的发光二极管的第二半导体层通过连接导电层电连接。在本专利技术的一较佳实施例中，该多个连接导电层分别覆盖该多个隔离沟槽的其中之一 O在本专利技术的一较佳实施例中，各隔离沟槽内分别具有一绝缘材料，绝缘材料包含一氧化物或一氮化物。在本专利技术的一较佳实施例中，各隔离沟槽分别电性隔离两相邻发光二极管的该多个外延结构。在本专利技术的一较佳实施例中，各发光二极管还分别具有一电流阻障层，电流阻障层设置于部分第二半导体层之上，并覆盖部分第二半导体层及该多个隔离沟槽的其中之O在本专利技术的一较佳实施例中，各发光二极管还分别具有一透明导电层，透明导电层设置于部分电流阻障层及部分第二半导体层之上，并电连接第二半导体层。在本专利技术的一较佳实施例中，该多个隔离沟槽分别自外延结构的第二半导体层延伸至未掺杂半导体层或外延基板，以分别露出未掺杂半导体层或外延基板。在本专利技术的一较佳实施例中，连接导电层部分覆盖电流阻障层与部分透明导电层。在本专利技术的一较佳实施例中，当发光装置的数量为多个时，两相邻发光装置之间具有一图案化层，图案化层的俯视形状包含圆形、或长条形或斜条形，或其组合。承上所述，因本专利技术的半导体结构的隔离沟槽制造方法包括形成一第一凹槽于一外延结构、设置一第一硬涂层于外延结构上表面及第一凹槽的内表面，其中，位于外延结构上表面的第一硬涂层的厚度大于位于第一凹槽底面的第一硬涂层的厚度；以及蚀刻位于第一凹槽底面的第一硬涂层，并于第一凹槽的底面形成一第二凹槽。由此，因隔离沟槽的制作过程只使用一道黄光光刻制作工艺，再通过蚀刻制作工艺的非等向性蚀刻特性，使形成的隔离沟槽的剖面呈阶梯状。由此，可使隔离沟槽的制作过程较为省时，且其设备成本也较低，进而可降低发光装置的生产时间及制造成本。另外，在本专利技术隔离沟槽的制造方法中，可使外延基板平坦化，并可达到纳米级的沟槽结构，不仅可解决后续制作`工艺中金属层断线的问题，也可缩小后续金属导线的宽度。此外，通过于两相邻发光装置之间设置图案化层，可改善制作工艺中，两发光装置之间的干蚀刻速率与发光装置本文档来自技高网...

【技术保护点】
一种半导体结构的隔离沟槽制造方法，该半导体结构具有外延结构，设置于一外延基板上，该隔离沟槽的制造方法包括下列步骤：形成一第一凹槽于该外延结构；设置一第一硬涂层于该外延结构上表面及该第一凹槽的内表面，其中，位于该外延结构上表面的该第一硬涂层的厚度大于位于该第一凹槽底面的该第一硬涂层的厚度；以及蚀刻位于该第一凹槽底面的该第一硬涂层，并于该第一凹槽的底面形成一第二凹槽。

【技术特征摘要】
2012.06.21 TW 1011223031.一种半导体结构的隔离沟槽制造方法，该半导体结构具有外延结构，设置于一外延基板上，该隔离沟槽的制造方法包括下列步骤: 形成一第一凹槽于该外延结构； 设置一第一硬涂层于该外延结构上表面及该第一凹槽的内表面，其中，位于该外延结构上表面的该第一硬涂层的厚度大于位于该第一凹槽底面的该第一硬涂层的厚度；以及 蚀刻位于该第一凹槽底面的该第一硬涂层，并于该第一凹槽的底面形成一第二凹槽。2.如权利要求1所述的隔离沟槽制造方法，其中通过一黄光光刻与蚀刻制作工艺形成该第一凹槽。3.如权利要求1所述的隔离沟槽制造方法，其中该蚀刻步骤为一感应耦合式等离子体干蚀刻。4.如权利要求1所述的隔离沟槽制造方法，其中该外延结构具有第一半导体层、有源层及第二半导体层依序设置于该外延基板上，该第一凹槽露出该第一半导体层。5.如权利要求1所述的隔离沟槽制造方法，其中该第一凹槽的宽度大于该第二凹槽的览度。6.如权利要求4所述的隔离沟槽制造方法，还包括: 设置一第二硬涂层于该外延结构上表面、部分该第一凹槽及该第二凹槽的内表面，其中，位于该外延结构上表面的该第二硬涂层的厚度大于位于该第二凹槽底面的该第二硬涂层的厚度；以及 蚀刻位于该第二凹槽底面的该第二硬`涂层，并于该第二凹槽的底面形成一第三凹槽。7.如权利要求6所述的隔离沟槽制造方法，其中该外延结构还具有未掺杂半导体层，设置于该第一半导体层与该外延基板之间，该第三凹槽露出该未掺杂半导体层或该外延基板。8.如权利要求6所述的隔离沟槽制造方法，其中当该第三凹槽未露出该外延基板时，则重复权利要求6所述的步骤，直到露出该外延基板。9.如权利要求6所述的隔离沟槽制造方法，还包括: 去除该第一硬涂层及该第二硬涂层。10.一种发光装置，包括: 多个发光二极...

【专利技术属性】
技术研发人员：徐智魁，陈源泽，李学麟，
申请(专利权)人：奇力光电科技股份有限公司，佛山市奇明光电有限公司，
类型：发明
国别省市：