半导体装置及其制造方法制造方法及图纸

本发明专利技术涉及半导体装置及其制造方法。该半导体装置防止与集合配置的元件分离用沟道结构邻接的沟道产生裂缝。半导体装置具备：半导体基板；相互分离地形成于半导体基板的一主面的第1元件分离用沟道以及第2元件分离用沟道（30）、（20）；形成于第1元件分离用沟道内的第1绝缘物（120）；被第1元件分离用沟道围起的多个第1元件形成区域（38）、（39）；形成于第1元件形成区域的第1半导体元件；形成于第2元件分离用沟道内的第2绝缘物（120）；被第2元件分离用沟道围起的第2元件形成区域（26）；形成于第2元件形成区域的第2半导体元件；形成于第1元件分离用沟道和第2元件分离用沟道之间的应力缓和结构（40）。

【技术实现步骤摘要】

本专利技术涉及，尤其涉及具备元件分离用的沟道结构的。
技术介绍
提出了各种具备元件分离用的沟道结构的半导体装置。专利文献1:日本特开2009 - 164609号公报专利文献2:日本特开2003 - 303830号公报专利文献3:日本特开2001 - 199191号公报本【专利技术者】们专心研究具备这样的元件分离用的沟道结构的半导体装置的结果，发现了以下问题。即，发现了若使元件分离用的沟道结构二维集合地进行配置，则在与集合配置的沟道结构邻接的沟道中产生裂缝的问题。
技术实现思路
本专利技术的主要目的在于提供能够防止在与集合配置的元件分离用沟道结构邻接的沟道中产生裂缝的。根据本专利技术的一实施方式，提供半导体装置，其具备半导体基板、相互分离地形成于上述半导体基板的一主面的第I元件分离用沟道以及第2元件分离用沟道、形成于上述第I元件分离用沟道内的第I绝缘物、被上述第I元件分离用沟道围起的多个第I元件形成区域、形成于上述第I元件形成区域的第I半导体元件、形成于上述第2元件分离用沟道内的第2绝缘物、被上述第2元件分离用沟道围起的第2元件形成区域、形成于上述第2元件形成区域的第2半导体元件、形成于上述第I元件分离用沟道和上述第2元件分离用沟道之间的应力缓和结构。另外，根据本专利技术的其他实施方式，提供半导体装置，其具备半导体基板、相互分离地形成于上述半导体基板的一主面的第I元件分离用沟道以及第2元件分离用沟道、形成于上述第I元件分离用沟道内的第I绝缘物、被上述第I元件分离用沟道围起的多个第I元件形成区域、形成于上述第I元件形成区域的第I半导体元件、形成于上述第2元件分离用沟道内的第2绝缘物、被上述第2元件分离用沟道围起的第2元件形成区域、形成于上述第2元件形成区域的第2半导体元件，上述第2元件分离用沟道具备相对于与从上述第I元件分离用沟道朝向上述第2元件分离用沟道的方向垂直的方向倾斜角度Θ (0° < Θ<90° )且形成于上述一主面的沟道。根据本专利技术的又一实施方式，提供半导体装置的制造方法，具备:将结构体形成于半导体基板的一主面的工序，该结构体具备相互分离的第I元件分离用沟道以及第2元件分离用沟道、形成于上述第I元件分离用沟道内的第I绝缘物、被上述第I元件分离用沟道围起的多个第I元件形成区域、形成于上述第2元件分离用沟道内的第2绝缘物、被上述第2元件分离用沟道围起的第2元件形成区域、形成于上述第I元件分离用沟道和上述第2元件分离用沟道之间的应力缓和结构；然后，在上述第I元件形成区域形成第I半导体元件，在上述第2元件形成区域形成第2半导体元件的工序。根据本专利技术，提供能够防止与集合配置的元件分离用沟道结构邻接的沟道产生裂缝的。【附图说明】图1是用于说明本专利技术的第I?第4实施方式的半导体装置的概略俯视图。图2是图1的概略部分放大图。图3是图2的A部的概略部分放大图。图4是图2的BB线概略剖视图。图5是用于说明用于比较的半导体装置的问题的概略俯视图。图6是用于说明本专利技术的第2实施方式的半导体装置的概略部分放大俯视图。图7是图6的CC线概略剖视图。图8是用于说明本专利技术的第3实施方式的半导体装置的概略部分放大俯视图。图9是图8的CC线概略剖视图。图10是用于说明本专利技术的第4实施方式的半导体装置的概略部分放大俯视图。图11是图10的CC线概略剖视图。图12是用于说明本专利技术的第5实施方式的半导体装置的概略部分放大俯视图。图13是用于说明在本专利技术的第I?第4实施方式的半导体装置中，适合形成于元件形成区域的双极晶体管的概略剖视图。图14是用于说明在本专利技术的第I?第5实施方式的半导体装置中，适合形成于元件形成区域的MOS晶体管的概略剖视图。【具体实施方式】以下，参照附图对本专利技术的优选实施方式进行说明。若参照图1，则在本专利技术的优选的第I?第4实施方式的半导体装置I中，在半导体芯片10的周边部的4个边上分别设置有I / O元件用的元件分离用沟道结构20，在中央部设置有元件分离用沟道结构30。在元件分离用沟道结构20中，被元件分离用沟道22围起的区域成为I / O元件用的元件形成区域26。邻接的元件形成区域26彼此共用邻接的元件形成区域26之间的元件分离用沟道24。由于元件分离用沟道结构20是I / O元件用，所以元件形成区域26比中央部的元件分离用沟道结构30的元件形成区域大。中央部的元件分离用沟道结构30的元件形成区域38、39比I / O元件用的元件分离用沟道结构20的元件形成区域26小，集合配置的元件形成区域38、39密集。在元件分离用沟道结构30中，交替配置元件分离用沟道结构32和元件分离用沟道结构34。元件分离用沟道结构32的元件分离用沟道36具备沿Y方向延伸的元件分离用沟道361、362、和沿X方向延伸的元件分离用沟道363。而且，X方向和Y方向正交。被元件分离用沟道361、362和元件分离用沟道363、363围起的区域成为元件形成区域38。邻接的元件形成区域38彼此共用邻接的元件形成区域38之间的元件分离用沟道363。在元件分离用沟道结构32中，元件形成区域38沿Y方向并列排成一列。元件分离用沟道结构34的元件分离用沟道36具备沿Y方向延伸的元件分离用沟道361、362和沿X方向延伸的元件分离用沟道364。被元件分离用沟道361、362和元件分离用沟道364、364围起的区域成为元件形成区域39。邻接的元件形成区域39彼此共用邻接的元件形成区域39之间的元件分离用沟道364。在元件分离用沟道结构34中，元件形成区域39在Y方向上并列排成一列。元件分离用沟道结构32的元件形成区域38和元件分离用沟道结构34的元件形成区域39共用元件形成区域38和元件形成区域39之间的元件分离用沟道361或者元件分离用沟道362。元件分离用沟道结构32的元件分离用沟道363和元件分离用沟道结构34的元件分离用沟道364在Y方向交替配置。元件分离用沟道363和元件分离用沟道361或者元件分离用沟道362以T字形交叉，元件分离用沟道364和元件分离用沟道361或者元件分离用沟道362以T字形交叉。通过设为以T字形交叉的结构，而交叉的部分的元件分离用沟道的嵌入性比以十字形交叉的结构好。在半导体芯片10的中央部的元件分离用沟道结构30和配置于周边部的4个边的I / O元件用的元件分离用沟道结构20之间分别设置有应力缓和结构40。换句话说，在元件分离用沟道结构30的外周中，且在I / O元件用的元件分离用沟道结构20对置的位置沿元件分离用沟道结构30和I / O元件用的元件分离用沟道结构20设置有应力缓和结构40。(第I实施方式)参照图2，在本实施方式中，作为设置于元件分离用沟道结构30和元件分离用沟道结构20之间的应力缓和结构40，设置波型沟道图案结构410。波型沟道图案结构410具备从X方向逆时针旋转角度Θ I倾斜的沟道412、和从X方向顺时针旋转角度Θ 2倾斜的沟道414。0° < Θ I < 90° ,0° < Θ2<90。。将沟道412和沟道414配置成不与元件分离用沟道结构30的元件分离用沟道361、362、363、364水平以及垂直。优选Θ I和Θ 2为45°。若为45°，则能够使应力(stress本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具备：半导体基板；相互分离地形成于所述半导体基板的一主面的第1元件分离用沟道以及第2元件分离用沟道；形成于所述第1元件分离用沟道内的第1绝缘物；被所述第1元件分离用沟道围起的多个第1元件形成区域；形成于所述第1元件形成区域的第1半导体元件；形成于所述第2元件分离用沟道内的第2绝缘物；被所述第2元件分离用沟道围起的第2元件形成区域；形成于所述第2元件形成区域的第2半导体元件；以及形成于所述第1元件分离用沟道和所述第2元件分离用沟道之间的应力缓和结构。

【技术特征摘要】
2012.06.14 JP 2012-1349981.一种半导体装置，其特征在于，具备: 半导体基板； 相互分离地形成于所述半导体基板的一主面的第I元件分离用沟道以及第2元件分离用沟道； 形成于所述第I元件分离用沟道内的第I绝缘物； 被所述第I元件分离用沟道围起的多个第I元件形成区域； 形成于所述第I元件形成区域的第I半导体元件； 形成于所述第2元件分离用沟道内的第2绝缘物； 被所述第2元件分离用沟道围起的第2元件形成区域； 形成于所述第2元件形成区域的第2半导体元件；以及 形成于所述第I元件分离用沟道和所述第2元件分离用沟道之间的应力缓和结构。2.根据权利要求1所述的半导体装置，其特征在于， 所述应力缓和结构具备相对于所述第I元件分离用沟道倾斜角度Θ且形成于所述一主面的沟道，其中，O。< Θ <90°。3.根据权利要求1所述的半导体装置，其特征在于， 所述应力缓和结构具备针对所述半导体基板赋予与所述第I绝缘物所赋予的应力相反方向的应力的材料。4.根据权利要求1所述的半导体装置，其特征在于， 所述应力缓和结构具备形成于所述半导体基板的一主面的沟道和形成于所述沟道内的第3绝缘物，在所述第3绝缘物形成有缝隙。5.根据权利要求1所述的半导体装置，其特征在于， 所述应力缓和结构具备形成于所述半导体基板的一主面且在内部具有空隙的沟道。6.一种半导体装置，其特征在于，具备: 半导体基板； 相互分离地形成于所述半导体基板的一主面的第I元件分离用沟道以及第2元件分离用沟道； 形成于所述第I元件分离用沟道内的第I绝缘物； 被所述第I元件分离用沟道围起的多个第I元件形成区域； 形成于所述第I元件形成区域的第I半导体...

【专利技术属性】
技术研发人员：鍜治昂男，佐佐木克仁，古平贵章，土井祐树，折津美奈子，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：