本发明专利技术揭示一种用于具有多重电力领域的电路的静电放电保护设备。具体实施例包括：使第一电源箝制电路耦合至第一领域的第一电源导轨及第一接地导轨；使第二电源箝制电路耦合至第二领域的第二电源导轨及第二接地导轨；提供用以阻断来自静电放电事件的电流的阻断电路；在该第一领域中提供I/O接口连接用以传送来自该第一领域的讯号至该阻断电路；在该第二领域中提供核心接口连接用以传送来自该阻断电路的讯号至该第二领域；使该阻断电路的输入连接耦合至该I/O接口连接；以及使该阻断电路的输出连接耦合至核心接口连接。
【技术实现步骤摘要】
【专利摘要】本专利技术揭示一种用于具有多重电力领域的电路的静电放电保护设备。具体实施例包括：使第一电源箝制电路耦合至第一领域的第一电源导轨及第一接地导轨；使第二电源箝制电路耦合至第二领域的第二电源导轨及第二接地导轨；提供用以阻断来自静电放电事件的电流的阻断电路；在该第一领域中提供I/O接口连接用以传送来自该第一领域的讯号至该阻断电路；在该第二领域中提供核心接口连接用以传送来自该阻断电路的讯号至该第二领域；使该阻断电路的输入连接耦合至该I/O接口连接；以及使该阻断电路的输出连接耦合至核心接口连接。【专利说明】用于具有多重电力领域的电路的静电放电保护设备
本揭示内容是有关于用于具有多重电力领域的电路的静电放电(ESD)保护设备。本揭示内容特别适用于利用先进技术(例如，28奈米(nm)以下的半导体制程)的电路的ESD保护设备。
技术介绍
集成电路通常会包括多重电力领域。例如，设备可包含各自可与不同电力领域关连的输入/输出(I/O)电路及核心电路，例如，I/O电路可与高电压电力领域关连，核心电路可与低电压电力领域关连，等等。因此，讯号可由高电压电力领域行进到低电压电力领域。以ESD保护设计的观点视之，跨领域接口电路的最关键问题之一是低电压金属氧化物半导体场效晶体管(MOSFET)的栅极氧化物崩溃。由于整体栅极氧化物崩溃电压(Vbd)随着技术推进而减少，例如，ESD接地栅极η型MOS (ggNMOS)的Vt1 (例如，触发电压)与MOSFET栅极氧化物的Vbd之间的余裕(margin)会迅速递减。图1示意说明包含传统跨领域ESD保护方案的电路。如图所示，图1的电路包含连接至晶体管103及105的I/O输入端子101，晶体管103及105的漏极连接至晶体管107及109的栅极。此外，该电路包含设计路径Illa(例如，通过箝制电路(clamp) 117、接地导轨119及二极管121由电源导轨113至接地导轨115)及Illb (例如，通过箝制电路117、接地导轨119、二极管121、接地导轨115及箝制电路125的寄生二极管由电源导轨113至电源导轨123)以致能ESD电流，例如，可各自由VDDl行进至VSS2以及由VDDl行进至VDD2。然而，有些ESD电流也可沿着路径127行进通过晶体管103而破坏晶体管109的栅极氧化物(例如，在由VDDl至VSS2的ESD轰击(zapping)下)，以及沿着路径129行进通过晶体管103而破坏晶体管107的栅极氧化物(例如，在由VDDl至VDD2的ESD轰击下)。图2示意说明传统跨领域ESD保护方案的问题的常见解决方案。如图所示，图2的电路包含与图1的电路类似的组件，例如晶体管201、203、205及207，电源导轨209及211 (例如，VDDl与VDD2)，接地导轨213及215 (例如，VSSl与VSS2)，箝制电路217及219，以及二极管221。为了克服某些与传统跨领域ESD保护方案有关的问题，图2的电路更包含电阻器223、二极管225及晶体管227 (例如，接地栅极晶体管)。电阻器223减少晶体管205及207中的每一个的栅极与源极之间的压降，用以减少晶体管205及207因ESD事件(例如，ESD轰击)而造成栅极氧化物损坏的可能性。在由电源导轨209至电源导轨211的ESD事件(例如，由VDDl至VDD2的ESD轰击)期间，二极管225保护晶体管205 (例如，PMOS晶体管)以防栅极氧化物崩溃。在由电源导轨209至接地导轨215的ESD事件(例如，由VDDl至VSS2的ESD轰击)期间，晶体管227保护晶体管207 (例如，NMOS晶体管)以防栅极氧化物崩溃。尽管图2的ESD保护方案可提高成熟技术的栅极氧化物保护，然而该方案仍有多个缺点。例如，虽然电阻器223减少晶体管205及207中的每一个的栅极与源极之间的压降，然而电路加入电阻器223对于高速I/O应用有负面影响。此外，在正常操作期间泄露可能通过二极管225发生(例如，VDDl在VDD2通电之前通电时可能发生泄露)。尽管可实现通电顺序(power-on sequence)以缓解泄露问题,然而此一解决方案妨碍与电路关连的弹性。此外，尽管当前技术添加晶体管227可保护晶体管207以防栅极氧化物崩溃，然而此一方法在更进一步的技术不会有效，因为，例如，晶体管227的Vt1与晶体管207的栅极氧化物的Vbd之间几乎不存在任何余裕。图3示意说明传统跨领域ESD保护方案的问题的另一解决方案。如图所示，图3的电路包含与图1的电路类似的组件，例如晶体管301、303、305及307，电源导轨309及311 (例如，VDDl与VDD2)，接地导轨313及315 (例如，VSSl与VSS2)，箝制电路317及319，以及二极管321。为了克服某些与图1及图2的ESD保护方案有关的问题，图3的电路包含电阻器323、325及327，晶体管329及331，以及源泵电阻器(source pump resistor) 333及335。例如，添加源泵电阻器333及335可进一步减少晶体管305及307中的每一个的栅极与源极的电位差，同时包含电阻器327及晶体管329的结构可去除对于通电顺序的需要。不过，图3的ESD保护方案也有多个缺点。例如，如指示符337所示，晶体管331可能受苦于由有噪声的I/o接地导轨313造成的假触发(例如，瞬间切换输出以及瞬间切换噪声(SS0/SSN))，导致核心输出功能失真。此外，包含源泵电阻器333及335更会减少高速I/O应用的速度以及增加电路的设计复杂度。此外，电阻器(例如，电阻器323、325及327，以及源泵电阻器333及335)的数目增加导致实现设计需要更多芯片面积，而增加与此种设计关连的设备尺寸。因此，亟须具备更有效的ESD解决方案的电路，例如，以对于设备尺寸有最小冲击的方式补充高速I/O应用，以及有可行的方法。
技术实现思路
本揭示内容的一方面为一种实现用以阻断电力领域间的ESD放电电流的ESD保护设备的电路。本揭示内容的另一方面为一种实现用以阻断电力领域间的ESD放电电流的ESD保护设备的方法。本揭示内容的额外方面及其它特征会在以下说明中提出以及部分在本技艺一般技术人员审查以下内容或学习本揭示内容的实施后会明白。按照随附权利要求书的特别提示，可实现及得到本揭示内容的优点。根据本揭示内容，用一种电路可部分达成一些技术效果，该电路是包含:第一领域，其包含:稱合至第一电源导轨及第一接地导轨的第一电源箝制电路(first powerclamp)，以及经组态成传送来自该第一领域的讯号的第一接口连接；第二领域，其包含:耦合至第二电源导轨及第二接地导轨的第二电源箝制电路，以及经组态成接收进入该第二领域的讯号的第二接口连接；以及用以阻断来自ESD事件的电流的阻断电路，该阻断电路具有耦合至该第一接口连接的输入连接与耦合至该第二接口连接的输出连接。方面包括一种阻断电路，其包含:第一 NM0S，其具有第一 NMOS栅极、第一 NMOS漏极及耦合至第一接地导轨的第一 NMOS源极；第二NM0S，其具有第二 NMOS栅极、第二 NMOS漏极及耦合至该第一接地导轨的第二 NMOS源极；以及反相器，其具有本文档来自技高网...
【技术保护点】
一种电路，其包含：第一领域，其包含耦合至第一电源导轨及第一接地导轨的第一电源箝制电路，以及经组态成传送来自该第一领域的讯号的第一接口连接；第二领域，其包含耦合至第二电源导轨及第二接地导轨的第二电源箝制电路，以及经组态成接收进入该第二领域的讯号的第二接口连接；以及阻断电路，其用以阻断来自ESD事件的电流，该阻断电路具有耦合至该第一接口连接的输入连接与耦合至该第二接口连接的输出连接。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：林盈彰，赖大伟，
申请(专利权)人：新加坡商格罗方德半导体私人有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。