半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，所述制造方法包括提供半导体衬底；在半导体衬底上形成图案化的金属催化层；在图案化的金属层上形成至少一层石墨烯层；在石墨烯层和暴露的半导体衬底上覆盖介质层；刻蚀部分介质层和石墨烯层，以形成沟槽；在沟槽中形成碳纳米管材料层。本发明专利技术通过使用碳纳米管材料层作为半导体器件的互连的通孔或接触孔的互连材料，使用石墨烯层作为局部互连的互连材料，降低了寄生电阻以及连线之间的寄生电容，降低互连RC延迟，提高半导体器件的整体性能。并且，所述制造方法与铜互连结构步骤基本相同，能够有效替代现有技术中的铜互连结构的半导体器件的工艺过程，控制芯片成本。

【技术实现步骤摘要】
【专利摘要】本专利技术提供一种，所述制造方法包括提供半导体衬底；在半导体衬底上形成图案化的金属催化层；在图案化的金属层上形成至少一层石墨烯层；在石墨烯层和暴露的半导体衬底上覆盖介质层；刻蚀部分介质层和石墨烯层，以形成沟槽；在沟槽中形成碳纳米管材料层。本专利技术通过使用碳纳米管材料层作为半导体器件的互连的通孔或接触孔的互连材料，使用石墨烯层作为局部互连的互连材料，降低了寄生电阻以及连线之间的寄生电容，降低互连RC延迟，提高半导体器件的整体性能。并且，所述制造方法与铜互连结构步骤基本相同，能够有效替代现有技术中的铜互连结构的半导体器件的工艺过程，控制芯片成本。【专利说明】
本专利技术涉及半导体制造领域，尤其涉及一种。
技术介绍
随着CMOS技术的高速发展，芯片上器件的集成度不断提高，芯片速度也越来越快。为了满足器件集成度和速度的需求，半导体器件的铜互连结构逐渐取代传统铝互连结构成为主流，随之互连的线宽也不断减小，布线密度也越来越高。然而，随着铜互连的线宽进一步减小，由晶界和表面引起的电子散射造成铜电阻率的大幅度上升，加剧了由电阻和电容引起的互连延迟(RC Delay)，造成半导体器件的性能的整体下降。半导体器件的延迟和互连的延迟共同决定着电路的最高工作频率。随着器件尺寸的不断缩小，互连延迟已经超越了器件级延迟，成为影响电路工作频率的主要因素；特别是线宽的缩小使铜互连线的电子输运受到表面和晶粒间界的散射增强，IOOnm以下铜互连线电阻率急剧上升，这将极大地影响电路的性能。低介电常数(low-k)介质材料的使用可以降低互连引入的寄生电容，然而其应用也带来很多其它问题，如集成问题、可靠性问题等等，同时低介电常数材料的介电常数1.5左右达到极限。预计电化学法或化学气相沉积法淀积铜的技术和低介电常数材料的应用可以继续到2020年，但后道铜互连技术，包括光互连、碳纳米材料互连等技术的研发已刻不容缓。石墨烯(Graphene)作为一种新材料,其实质是单原子层的石墨,是指由单层碳原子组成的六角型蜂巢晶格平面单层薄膜，是由一个碳原子层厚度组成的二维材料。石墨烯材料具有非常优异的性能，包括高载流子迁移率、高电流密度、高机械强度、高热传导性能等，且单层的石墨烯材料可以控制在纳米级别以下。碳纳米管(Carbon Nanotube)则是一种管状的碳分子,管上每个碳原子采取SP2杂化，相互之间以碳-碳σ键结合起来，形成由六边形组成的蜂窝状结构作为碳纳米管的骨架。每个碳原子上未参与杂化的一对P电子相互之间形成跨越整个碳纳米管的共轭η电子云。按照管子的层数不同，分为单壁碳纳米管和多壁碳纳米管。管子的半径方向非常细，只有纳米尺度，而纳米管的长度可以达到数百微米。碳纳米管具有非常优异的机械和电学特性，也是一种应用于互连技术的极具潜力的纳米材料，尤其是其沿催化剂的导向性生长特性。因此碳纳米管材料和石墨烯材料在半导体器件中，作为互连材料的应用成为业界高度关注的技术趋势。
技术实现思路
本专利技术的目的是提供一种利用石墨烯和碳纳米管作为互连线的半导体器件结构及其制造方法，以降低寄生电阻、寄生电容、有效降低互连RC延迟、提高器件性能。为解决上述问题，本专利技术一种半导体器件的制造方法，包括以下步骤:提供半导体衬底；在所述半导体衬底上形成图案化的金属催化层；在所述图案化的金属层上形成至少一层石墨烯层；在所述石墨烯层和暴露的半导体衬底上覆盖介质层；利用光刻和刻蚀工艺，刻蚀部分介质层和石墨烯层，以在所述图案化的金属层上形成沟槽；在所述沟槽中形成碳纳米管材料层。进一步的，所述图案化的金属催化层的形成步骤包括:在所述半导体衬底上形成金属催化层薄膜；在所述金属催化层薄膜上形成图案化的光刻胶；以所述图案化的光刻胶为掩膜，刻蚀所述金属催化层薄膜，以形成图案化的金属催化层；去除所述图案化的光刻胶。进一步的，所述金属催化层薄膜采用物理气相沉积、化学气相沉积、脉冲激光沉积法或原子层沉积法形成。进一步的，所述金属催化层薄膜的材质为钴、镍、钼或钌。进一步的，所述金属催化层薄膜的材质为镍。进一步的，在刻蚀部分所述介质层和石墨烯层的步骤中，刻蚀物质包括溴化氢，氧气和四氟化碳。进一步的，所述石墨烯层采用低温化学气相沉积法或激光直写方法形成。进一步的，所述介质层的材质为氧化硅或低介电常数材料。进一步的，所述介质层的介电常数为2.0?3.0。进一步的，在刻蚀部分所述介质层和石墨烯层的步骤中，刻蚀物质包括溴化氢，氧气和四氟化碳。进一步的，所述碳纳米管材料层的形成温度低于500°C。本专利技术还提供一种半导体器件，包括:半导体衬底；图案化的金属催化层，形成于所述半导体衬底上；介质层，位于所述图案化的金属层和暴露的半导体衬底上；碳纳米管材料层，贯穿于所述介质层中；石墨烯层，位于所述介质层和所述图案化的金属层之间，并位于所述碳纳米管材料层的底部侧壁旁。进一步的，所述金属催化层薄膜的材质为钴、镍、钼或钌。进一步的，所述金属催化层薄膜的材质为镍。进一步的，所述石墨烯层采用低温化学气相沉积法或激光直写方法形成。进一步的，所述介质层的材质为氧化硅或低介电常数材料。进一步的，所述介质层的介电常数为2.0?3.0。与现有技术相比，本专利技术所述的，使用碳纳米管代替传统的铜互连材料，使用碳纳米管材料层作为互连的通孔或接触孔的互连材料，使用石墨烯层作为局部互连的互连材料，大幅度降低现有技术中铜互连技术因局部互连尺寸较小而带来的寄生电阻以及连线之间的寄生电容；利用低介电常数材料层能够进一步降低寄生电容，降低互连RC延迟，提高半导体器件的整体性能。并且，其形成过程与铜互连结构步骤基本相同，从而能够有效替代现有技术中的铜互连结构的半导体器件的工艺过程，控制芯片成本。【专利附图】【附图说明】图1为本专利技术一实施例中半导体器件的制造方法的流程示意图。图2?图8为本专利技术一实施例中半导体器件的制造过程的结构示意图。【具体实施方式】为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本专利技术的限定。本专利技术提供一种半导体器件的制造方法，包括以下步骤:步骤SOl:提供半导体衬底；步骤S02:在所述半导体衬底上形成图案化的金属催化层；步骤S03:所述图案化的金属层上形成至少一层石墨烯层；步骤S04:在所述石墨烯层和暴露的半导体衬底上覆盖介质层；步骤S05:利用光刻和刻蚀工艺，刻蚀部分介质层和石墨烯层，以在所述图案化的金属层上形成沟槽；步骤S06:在所述沟槽中形成碳纳米管材料层。图2?图8为本专利技术一实施例中半导体器件的制造过程的结构示意图。以下结合图2?图8详细说明本专利技术一实施例中半导体器件的制造方法的具体过程。如图2所示，在步骤SOl中，提供半导体衬底100 ;所述半导体衬底100的材质可以为单晶硅、多晶硅、无定形硅、硅锗化合物或绝缘体上硅(SOI)等，在所述半导体衬底100中形成器件结构(图中未标示)，所述器件结构可以包括有源器件或无源器件等，例如源区、漏区、隔离结构等。如图3所示，在步骤S02中，在本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上形成图案化的金属催化层；在所述图案化的金属催化层上形成至少一层石墨烯层；在所述石墨烯层和暴露的半导体衬底上覆盖介质层；利用光刻和刻蚀工艺，刻蚀部分所述介质层和石墨烯层，以在所述图案化的金属催化层上形成沟槽；在所述沟槽中形成碳纳米管材料层。

【技术特征摘要】

【专利技术属性】
技术研发人员：符雅丽，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：