一种晶圆级高密度布线的简易制备方法技术

技术编号：9435425 阅读：134 留言：0更新日期：2013-12-12 01:11

本发明专利技术涉及一种晶圆级高密度布线的简易制备方法，属于半导体封装技术领域。其包括以下工艺过程：提供硅晶圆（100），所述硅晶圆（100）的表面形成电镀种子层（200）和电镀种子层（200）表面的布线A（310），相邻的所述布线A（310）之间设置间距；相邻的所述布线A（310）之间通过电镀的方式沉积布线B（320）；去除布线A（310）和布线B（320）之间无效区域的电镀种子层（200），形成布线A（310）与布线B（320）相间的布线格局。本发明专利技术可以降低工艺难度，避免了传统再布线工艺中的桥连问题，还可以形成具有高度差的布线格局，方便实际使用。

全部详细技术资料下载

【技术实现步骤摘要】
【专利摘要】本专利技术涉及，属于半导体封装
。其包括以下工艺过程：提供硅晶圆（100），所述硅晶圆（100）的表面形成电镀种子层（200）和电镀种子层（200）表面的布线A（310），相邻的所述布线A（310）之间设置间距；相邻的所述布线A（310）之间通过电镀的方式沉积布线B（320）；去除布线A（310）和布线B（320）之间无效区域的电镀种子层（200），形成布线A（310）与布线B（320）相间的布线格局。本专利技术可以降低工艺难度，避免了传统再布线工艺中的桥连问题，还可以形成具有高度差的布线格局，方便实际使用。【专利说明】
本专利技术涉及，属于半导体封装
。
技术介绍
随着电子产品不断向轻、薄、短、小方向发展，晶圆级芯片尺寸封装(WLCSP，WaferLevel Chip Scale Package)越来越受到欢迎。在晶圆级封装中采用再布线技术对芯片的输入/输出接口在晶圆表面进行重新排布，以方便最终的贴装。随着芯片集成密度的提高和芯片功能的复杂化，芯片面积不断缩小，而输入/输出端口却不断增加，这就使得再布线层的布线密度越来越大，既线间距越来越小。传统的晶圆级再布线工艺的主要流程如下:首先在硅晶圆表面溅射电镀种子层，然后通过光刻方式在电镀种子层上形成光刻胶开口图形，最后通过电镀的方式在光刻胶开口内沉积等高的布线层。随着布线密度的增大，相邻两条布线之间的光刻胶要求很窄，这种窄的光刻胶在电镀布线时不仅容易被镀液冲刷掉，而且也容易发生渗镀现象从而导致相邻的布线桥连短路，导致产品失效，影响产品良率；而等高的布线格局也使实际的使用...

【技术保护点】
一种晶圆级高密度布线的简易制备方法，其包括以下工艺过程：提供硅晶圆（100），所述硅晶圆（100）的表面形成电镀种子层（200）和电镀种子层（200）表面的布线A（310），相邻的所述布线A（310）之间设置间距；相邻的所述布线A（310）之间通过电镀的方式沉积布线B（320）；去除布线A（310）和布线B（320）之间无效区域的电镀种子层（200），形成布线A（310）与布线B（320）相间的布线格局。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭洪岩，张黎，赖志明，陈锦辉，
申请(专利权)人：江阴长电先进封装有限公司，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人