非易失性存储器阵列中检测读取失败的方法和存储器系统技术方案
【技术实现步骤摘要】
【专利摘要】公开了非易失性存储器阵列中检测读取失败的方法和存储器系统。一种在非易失性存储器阵列中检测即将发生的读取失败的技术包括施加批量读取应力于所述非易失性存储器阵列的多个单元以及在所述批量读取应力之后确定在阵列完整性检查期间所述多个单元在余裕读取验证电压水平处是否显示无法校正的纠错码(ECC)读取。该技术还包括当在所述阵列完整性检查期间所述多个单元显示所述无法校正的纠错码(ECC)读取的时候给所述多个单元提供即将发生的读取失败的指示。在这种情况下，所述余裕读取验证电压水平不同于正常读取验证电压水平。【专利说明】非易失性存储器阵列中检测读取失败的方法和存储器系统
本公开通常涉及在非易失性存储器阵列中检测即将发生的读取失败，更具体地说，涉及基于应カ技术在非易失性存储器阵列中加速和检测即将发生的读取失败。
技术介绍
汉明码是最普遍实施的纠错码(ECCs)之一，其允许单ー比特错误被检测和校正以及(在通常的配置中带有额外的校验比特)双比特错误被检测(但不被校正)。多种存储器控制器被设计以支持ECC。大部分低成本的具有ECC能力的存储器控制器只检测和校正字中的単一...
【技术保护点】
一种在非易失性存储器阵列中检测即将发生的读取失败的方法，包括：向非易失性存储器阵列的多个单元施加批量读取应力；在所述批量读取应力之后，确定在阵列完整性检查期间所述多个单元在余裕读取验证电压水平处是否显示无法校正的纠错码(ECC)读取，其中所述余裕读取验证的电压水平与所述多个单元的正常读取验证电压水平不同；以及当在所述阵列完整性检查期间所述多个单元显示所述无法校正的纠错码ECC读取的时候，给所述多个单元提供即将发生的读取失败的指示。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：理查德·K·埃吉基，何晨，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。