半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件，所述半导体器件包括：半导体衬底，所述半导体衬底具有多个隔离区；多个沟槽，其中，所述多个沟槽的每个形成在多个隔离区中的相应的隔离区中，并且所述多个沟槽沿着第一方向平行布置；多个栅极线，所述多个栅极线沿着与多个沟槽交叉的第二方向形成在所述半导体衬底上；绝缘层，所述绝缘层形成在多个栅极线的每个之间；第一空气间隙，所述第一空气间隙形成在多个沟槽中的至少一个中，所述第一空气间隙沿着第一方向延伸；以及第二空气间隙，所述第二空气间隙形成在绝缘层中的至少一个中，所述第二空气间隙沿着第二方向延伸。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用本申请要求于2012年4月20日提交的申请号为10-2012-0041518的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的实施例涉及一种半导体器件及其制造方法，更具体而言，涉及一种包括隔离区的半导体器件及其制造方法。
技术介绍
随着器件的集成度增加，器件尺寸和器件之间的间隔变小，这会导致由于器件之间的干扰引起的操作错误或电学特性的恶化。
技术实现思路
一个实施例涉及一种可以改善器件的电学特性和可靠性的半导体器件及其制造方法。根据本专利技术的一个示例性实施例的半导体器件包括：半导体衬底，所述半导体衬底具有多个隔离区；多个沟槽，其中所述多个沟槽的每个形成在所述多个隔离区的相应的隔离区中，并且所述多个沟槽沿着第一方向平行布置；多个栅极线，所述多个栅极线沿着与所述多个沟槽交叉的第二方向形成在半导体衬底上；绝缘层，所述绝缘层形成在所述多个栅极线的每个之间；第一空气间隙，所述第一空气间隙形成在所述多个沟槽中的至少一个中，所述第一空气间隙沿着第一方向延伸；以及第二空气间隙，所述第二空气间隙形成在所述绝缘层的至少一个中，所述第二空气间隙沿着第二方向延伸。一种制造根据本专利技术的一个示例性实施例的半导体器件的方法包括：在半导体衬底的隔离区中，沿着第一方向形成沟槽在沟槽的每个中形成隔离层；在隔离层之上和限定在隔离层之间的有源区之上沿着与第一方向交叉的第二方向形成栅极线；通过执行刻蚀工艺以去除隔离层的每个的至少一部分来形成沿着第一方向延伸的第一空气间隙；以及在所述栅极线之间形成绝缘层，使得在绝缘层中形成空气间隙，其中空气间隙在沟槽中沿着第一方向延伸，并且在栅极线之间沿着第二方向延伸。根据本专利技术的另一个示例性实施例的半导体器件包括：半导体衬底，所述半导体衬底具有沿着第一方向由相应的隔离区限定的沟槽；多个栅极线，所述多个栅极线形成在半导体衬底上，栅极线沿着与多个沟槽交叉的第二方向由绝缘层限定；第一空气间隙，所述第一空气间隙形成在每个沟槽中，并且由每个沟槽限定；以及第二空气间隙，所述第二空气间隙形成在绝缘层中，并且由绝缘层限定。附图说明图1是根据本专利技术的一个实施例的半导体器件的三维图；图2A至图2H是示出一种制造根据本专利技术的一个实施例的半导体器件的方法的示图；图3是根据本专利技术的一个实施例的存储系统的示意性框图；图4是根据前述的各种实施例的被配置来执行程序操作的融合式存储系统或融合式存储器件的示意性框图；以及图5是包括根据本专利技术的一个实施例的快闪存储器件的计算系统的示意性框图。具体实施方式在下文中，将参照附图详细地描述本公开的各种示例性实施例。提供附图以使本领域技术人员能够根据本专利技术的实施例来制造和利用本专利技术。图1是根据本专利技术的一个实施例的半导体器件的三维图。参见图1，多个沟槽109可以沿着第一方向Y形成在半导体衬底101的隔离区中。有源区可以限定在隔离区之间。另外，栅极线GL可以沿着与沟槽109交叉的第二方向X来布置。更具体地，栅极线GL可以沿着第二方向X形成在半导体衬底101之上，使得栅极线GL可以与半导体衬底101的有源区和隔离区交叉。源极/漏极SD可以形成在栅极线GL之间的半导体衬底101的有源区中。对于NAND快闪存储器件，每个栅极线GL可以包括：隧道绝缘层103、浮栅105A、电介质层121以及控制栅123和125。浮栅105A可以仅位于有源区中。控制栅可以包括掺杂的多晶硅层123和金属导电层125，它们堆叠。空气间隙AG可以在沟槽109中沿着第一方向Y延伸，并且可以在绝缘层129中沿着第二方向X延伸。壁氧化物层111可以沿着每个沟槽109的侧壁和底面形成，并且封闭绝缘层113还可以形成在壁氧化物层111的表面之上。覆盖绝缘层119可以在形成有沟槽109的隔离区中沿着栅极线GL的底部（特别地，电介质层的底面）形成。覆盖绝缘层119可以是当去除形成在沟槽109中的隔离层时保留在栅极线GL的底面的、隔离层的部分。下绝缘层115可以形成在每个沟槽109的下部。可以形成下绝缘层115以控制空气间隙AG的高度或位置。因此，可以在下绝缘层115上形成空气间隙AG。每个空气间隙AG可以包括第一空气间隙131A和第二空气间隙131B，所述第一空气间隙131A在沟槽109中沿着第一方向Y延伸，所述第二空气间隙131B在形成在栅极线GL之间的绝缘层129中沿着第二方向X延伸。第一空气间隙131A和第二空气间隙131B可以彼此连通。绝缘层129可以在栅极线GL的顶部（特别地，顶角）上沉积得比在栅极线GL的侧壁上更厚。换言之，绝缘层129可以包括具有差的阶梯覆盖率的等离子体增强的未掺杂的硅玻璃（PE-USG）层。当从沟槽109中去除隔离层时，可以在去除隔离层的区域中形成第一空气间隙131A。当将半导体衬底101分成单元区和外围区时，可以仅在单元区中形成第一空气间隙131A。相比之下，隔离层可以保留在外围区中的隔离区中。隔离层可以包括旋涂玻璃（SOG）层或全氢聚硅氮烷（PSZ）层。隔离层可以包括氮化物层、多晶硅层、钨层或氮化钛（TiN）层。当空气间隙131B形成在栅极线GL之间，并且沿着栅极线方向（X）延伸时，可以减小栅极线GL之间的寄生电容以防止干扰。另外，当沿着沟槽方向（Y）延伸的空气间隙131A形成在沟槽109中时，可以减小源极/漏极SD之间的寄生电容以防止干扰。换言之，可以通过减小不同的存储串的结区（SD）之间的寄生电容来抑制干扰。具体地，当空气间隙131A和131B彼此耦接时，也可以减小在包括浮栅105A的与存储串相邻的不同存储串的另一浮栅与浮栅105A之下的结区（SD）之间的寄生电容，以抑制干扰。另外，空气间隙131A的部分也可以位于在不同的存储串中包括的浮栅之间，以减小浮栅105A之间的寄生电容并抑制干扰。以下将描述一种制造包括上述结构的半导体器件的方法。图2A至图2H是说明一种制造根据本专利技术的一个实施例的半导体器件的方法的示图。参见图2A，可以在限定在半导体衬底101中的隔离区中沿着第一方向形成在沟槽109中的隔离层。可以沿着与第一方向交叉的第二方向在隔离层之上和在限定在隔离层之间的有源区之上形成栅极线GL。在下文中，将举例说明在NAND快闪器件中形成隔离层和栅极线的工艺。首先，可以在半导体衬底101之上形成隧道绝缘层103、形成浮栅的第一硅层105，以及硬掩模层107。随后，在刻蚀在隔离区之上的硬掩模层107、第一硅层105以及隧道绝缘层103之后，可以刻蚀半导体衬底101的暴露出的区域（隔离区）以形成沟槽109。沟槽109可以沿着第一方向Y平行布置。第一硅层105可以包括非晶硅层或多晶硅层。第一硅层105可以包括未掺杂的层、包含杂质的掺杂的层，或可以具有未掺杂的层和掺杂的层的堆叠结构。参见图2B，可以沿着每个沟槽109的侧壁和底面形成壁氧化物层111。可以通过氧化工艺来形成壁氧化物层111，并且在刻蚀工艺期间可能被损坏的沟槽109的侧壁和底面的部分可以成为壁氧化物层111。随后，可以在壁氧化物层111、隧道绝缘层103、第一硅层105以及硬掩模层107之上形成封闭绝缘层113。封闭绝缘层113可以包括高温氧化物（HTO）层，并且可以利用沉积工艺来形成。封闭绝缘层113本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，所述半导体衬底具有多个隔离区；多个沟槽，其中，所述多个沟槽的每个形成在所述多个隔离区中的相应的隔离区中，并且所述多个沟槽沿着第一方向平行布置；多个栅极线，所述多个栅极线沿着与所述多个沟槽交叉的第二方向形成在所述半导体衬底上；绝缘层，所述绝缘层形成在所述多个栅极线的每个之间；第一空气间隙，所述第一空气间隙形成在所述多个沟槽中的至少一个中，所述第一空气间隙沿着所述第一方向延伸；以及第二空气间隙，所述第二空气间隙形成在所述绝缘层中的至少一个中，所述第二空气间隙沿着所述第二方向延伸。

【技术特征摘要】
2012.04.20 KR 10-2012-00415181.一种半导体器件，包括：半导体衬底，所述半导体衬底具有多个隔离区；多个沟槽，其中，所述多个沟槽的每个形成在所述多个隔离区中的相应的隔离区中，并且所述多个沟槽沿着第一方向平行布置；多个栅极线，所述多个栅极线沿着与所述多个沟槽交叉的第二方向形成在所述半导体衬底上；绝缘层，所述绝缘层形成在所述多个栅极线的每个之间；第一空气间隙，所述第一空气间隙形成在所述多个沟槽中的至少一个中，所述第一空气间隙沿着所述第一方向延伸；第二空气间隙，所述第二空气间隙形成在所述绝缘层中的至少一个中，所述第二空气间隙沿着所述第二方向延伸；壁氧化物层，所述壁氧化物层沿着所述多个沟槽的每个的侧壁和底面形成；以及封闭绝缘层，所述封闭绝缘层形成在所述壁氧化物层的表面之上。2.如权利要求1所述的半导体器件，还包括：覆盖绝缘层，所述覆盖绝缘层与所述多个栅极线的每个的底部相邻地形成，所述覆盖绝缘层位于形成有所述多个沟槽的所述多个隔离区中的每个中。3.如权利要求1所述的半导体器件，其中，所述多个栅极线的每个包括的堆叠结构是隧道绝缘层、浮栅、电介质层以及控制栅。4.如权利要求3所述的半导体器件，还包括：覆盖绝缘层，所述覆盖绝缘层在形成有所述多个沟槽的所述多个隔离区的每个中，沿着所述电介质层的底面形成。5.如权利要求1所述的半导体器件，还包括：下绝缘层，所述下绝缘层形成在所述多个沟槽的每个的下部中。6.如权利要求5所述的半导体器件，其中，所述第一空气间隙与所述下绝缘层相邻地形成。7.如权利要求1所述的半导体器件，其中，所述第一空气间隙与所述第二空气间隙连通。8.如权利要求1所述的半导体器件，其中，所述绝缘层包括等离子体增强的未掺杂的硅玻璃层。9.一种半导体器件，包括：半导体衬底，所述半导体衬底具有多个隔离区；多个沟槽，其中，所述多个沟槽的每个形成在所述多个隔离区中的相应的隔离区中，并且所述多个沟槽沿着第一方向平行布置；多个栅极线，所述多个栅极线沿着与所述多个沟槽交叉的第二方向形成在所述半导体衬底上；绝缘层，所述绝缘层形成在所述多个栅极线的每个之间；第一空气间隙，所述第一空气间隙形成在所述多个沟槽中的至少一个中，所述第一空气间隙沿着所述第一方向延伸；以及第二空气间隙，所述第二空气间隙形成在所述绝缘层中的至少一个中，所述第二空气间隙沿着所述第二方向延伸，其中，所述半导体衬底分成单元区和外围区，其中，所述多个隔离区形成在所述单元区和所述外围区两者中，并且其中，所述第一空气间隙形成在所述单元区中，而隔离层形成在所述多个沟槽的每个中。10.如权利要求9所述的半导体器件，其中，所述隔离层的每个包括如下中的一个或更多个：氮化物层、多晶硅层、钨层、旋涂玻璃层或全氢聚硅氮烷层。11.如权利要求10所述的半导体器件，其中，所述氮化物层包括TiN层。12.一种制造半导体器件的方法，所述方法包括：在半导体衬底的隔离区中沿着第一方向形成沟槽；在所述沟槽的每个中形成隔离层；在所述隔离层之上和限定在所述隔离层之间的有源区之上沿着与所述第一方向交叉的第二方向形成栅极线；通过执行刻蚀工艺以去除所述隔离层的每个的至少一部分来形成沿着所述第一方向延伸的第一空气间隙；以及在所述栅极线之间形成绝缘层，使得在所述绝缘层中形成空气间隙...

【专利技术属性】
技术研发人员：郑愚德，金成淳，宋柱一，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：