半导体器件及其制造方法技术

本发明专利技术是半导体器件及其制造方法。半导体器件，包括：衬底；以及栅线，形成在所述衬底之上，其包括第一导电层和位于所述第一导电层中的一个或多个第二导电图案层。第二导电图案层包括金属层以由此减少栅线的电阻。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用本申请要求2012年3月13日提交的申请号为10-2012-0025499的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术实施例涉及一种半导体器件及其制造方法，更具体而言，涉及一种包括栅线的半导体器件及其制造方法。
技术介绍
非易失性存储器件即使没有电源也可以保持其中所存储的数据。非易失性存储器件被配置成将数据存储在单元区域中形成的多个存储器单元中，并通过使用在外围区域中形成的多个驱动晶体管来驱动存储器单元。在本文中，这些驱动晶体管可以包括在衬底之上形成的栅绝缘层和栅电极。一般来说，使用与存储器单元相同的工艺来形成驱动晶体管。栅电极由多晶硅层形成。因此，栅电极可以具有高电阻。
技术实现思路
本专利技术的实施例涉及一种减少栅线电阻的半导体器件及其制造方法。根据本专利技术的一个实施例的半导体器件，包括：衬底；以及栅线，位于所述衬底之上，其包括第一导电层和位于所述第一导电层中的一个或多个第二导电图案层。根据本专利技术的另一个实施例的半导体器件包括：管道栅，位于单元区中，包括第一导电层；以及栅线，位于外围区中，包括第一导电层和位于所述第一导本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底；以及栅线，形成在所述衬底之上，包括第一导电层和位于所述第一导电层中的一个或多个第二导电图案层。

【技术特征摘要】
2012.03.13 KR 10-2012-00254991.一种半导体器件，包括：衬底；栅线，形成在所述衬底之上，包括第一导电层、位于所述第一导电层中的一个或多个第二导电图案层以及形成在所述第一导电层之上的第三导电层，其中，所述第三导电层与所述第一导电层和第二导电图案层的顶表面接触；形成在所述衬底的单元区中且由第一导电层形成的管道栅；以及形成在所述管道栅中的管道沟道层。2.如权利要求1所述的半导体器件，其中所述栅线进一步包括与所述第二导电图案层的底表面和侧表面接触的阻挡图案层。3.如权利要求1所述的半导体器件，其中，所述第二导电图案层包括金属层，所述第一导电层包括多晶硅层。4.如权利要求1所述的半导体器件，其中，第一导电层与所述第二导电图案层的侧表面和底表面接触。5.如权利要求1所述的半导体器件，其中，所述第一导电层和所述第三导电层包括相同类型的杂质或不同类型的杂质。6.如权利要求1所述的半导体器件，其中，所述第一导电层包括：包括第一类型杂质的下导电层；以及包括与第一类型杂质不同的第二类型杂质的上导电层。7.如权利要求1所述的半导体器件，其中，所述第二导电图案层包括在一个方向延伸的至少一个线图案。8.如权利要求1所述的半导体器件，其中，所述第二导电图案层包括：在一个方向延伸的线图案；以及位于所述线图案之间并耦合到所述线图案的岛图案。9.如权利要求1所述的半导体器件，其中，所述第二导电图案层包括：至少一个岛图案。10.如权利要求1所述的半导体器件，其中，所述管道栅包括：与所述管道沟道层的侧表面和底表面接触的第一导电层；以及形成在所述第一导电层之上且与所述管道沟道层的顶表面接触的第三导电层。11.一种半导体器件，包括：管道栅，位于单元区中，包括第一导电层；管道沟道层，形成在所述管道栅中；第三导电层，形成在所述第一导电层之上；以及栅线，位于外围区中，包括第一导电层和位于所述第一导电层中的一个或多个第二导电图案层。12.一种制造半导体器件的方法，包括：在衬底上形成栅绝缘层；在所述栅绝缘层之上形成第一导电层；通过刻蚀所述第一导电层来...

【专利技术属性】
技术研发人员：李起洪，皮昇浩，权日荣，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：