一种半导体结构制造技术

本实用新型专利技术提供了一种半导体结构，包括：衬底(100)，所述衬底（100）包括位线方向和字线方向；栅堆叠，位于所述衬底(100)之上，所述栅堆叠由第一绝缘层（110）和浮栅、第二绝缘层（170）和控制栅（180）从下往上依次堆叠而成；所述浮栅侧面在所述字线方向具有一个以上的凸起，在所述位线方向上具有一个以上的凹陷；源/漏区(310)，在所述位线方向位于所述栅堆叠两侧的衬底(100)中。本实用新型专利技术可以降低相邻两列单元间的电容耦合，并且加强控制栅和浮栅之间的电容耦合。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种半导体结构，包括：衬底(100)，所述衬底（100）包括位线方向和字线方向；栅堆叠，位于所述衬底(100)之上，所述栅堆叠由第一绝缘层（110）和浮栅、第二绝缘层（170）和控制栅（180）从下往上依次堆叠而成；所述浮栅侧面在所述字线方向具有一个以上的凸起，在所述位线方向上具有一个以上的凹陷，其中所述凸起部分或凹陷部分的厚度占浮栅总厚度的40~60%；源/漏区(310)，在所述位线方向位于所述栅堆叠两侧的衬底(100)中。

【技术特征摘要】

【专利技术属性】
技术研发人员：李迪，
申请(专利权)人：李迪，
类型：实用新型
国别省市：