半导体器件及其制造方法技术

本发明专利技术涉及一种半导体器件，其包括：字线和层间绝缘层，所述字线和所述层间绝缘层交替地堆叠在衬底上；垂直沟道层，所述垂直沟道层从衬底突出并且穿过所述字线和所述层间绝缘层；隧道绝缘层，所述隧道绝缘层围绕每个垂直沟道层；电荷陷阱层，所述电荷陷阱层围绕隧道绝缘层，其中所述电荷陷阱层的在所述隧道绝缘层与所述字线之间的第一区域具有比所述电荷陷阱层的在所述隧道绝缘层与所述层间绝缘层之间的第二区域的厚度小的厚度；以及第一电荷阻挡层图案，所述第一电荷阻挡层图案围绕所述电荷陷阱层的第一区域。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉引用要求于2012年2月9日提交的专利申请号为10-2012-0013301和于2012年4月3日提交的专利申请号为10-2012-0034471的韩国专利申请的优先权，这些专利申请的整个公开内容全部通过引用结合于此。
本专利技术的实施例涉及一种半导体器件及其制造方法，并且具体而言，涉及一种三维非易失性存储器件及其制造方法。
技术介绍
非易失性存储器件可在没有电源的情况下保存存储在其中的数据。由于具有以单层形式制造在硅衬底上的存储器单元的二维存储器件达到了集成度增加的极限，所以提出具有垂直堆叠在硅衬底上的存储器单元的三维（3D）结构化非易失性存储器件。在下文详细地参考图1来描述常规3D非易失性存储器件的结构。图1是常规3D非易失性存储器件的横截面视图。图1示出了堆叠有存储器单元的区域。如在图1中所示，常规3D非易失性存储器件可以包括从衬底（未示出）突出的垂直沟道层CH和沿着垂直沟道层CH堆叠的多个存储器单元。在下文中简要地描述了形成存储器单元的方法。首先，牺牲层和层间绝缘层11交替地被形成并且被刻蚀来形成沟道孔。随后，垂直沟道层CH被形成在沟道孔中，并且牺牲层和层间绝缘层11被刻蚀来形成垂直沟道层CH之间的缝隙。随后，暴露在缝隙的内壁上的牺牲层被去除，以形成开放区域，并且存储器层12沿着开放区域的表面形成。此处，存储器层12包括电荷阻挡层、电荷陷阱层和隧道绝缘层，电荷阻挡层、电荷陷阱层和隧道绝缘层中的每个都通过沉积工艺形成。随后，形成有存储器层12的开放区域被填充有导电层13。因此，多个存储器单元被堆叠在衬底之上。然而，根据如在上面描述的形成存储器单元的已知方法，由于在沿着开放区域的内表面形成存储器层12之后用导电层13来填充开放区域，所以开放区域要以足够间隔形成，并且堆叠的层的高度因此会增加，这会使得难以提高存储器件的集成度。另外，由于通过化学气相沉积所沉积的绝缘层被用作电荷阻挡层，所以电荷阻挡层会具有低质量，因此使存储器件的特性退化。
技术实现思路
示例性实施例涉及一种能够通过减小堆叠的层的高度来提高其集成度的半导体器件，并且涉及一种制造该半导体器件的方法。根据本专利技术的一个实施例的半导体器件包括：字线和层间绝缘层，所述字线和所述层间绝缘层交替地堆叠在衬底上；垂直沟道层，所述垂直沟道层从衬度突出并且穿过字线和层间绝缘层；隧道绝缘层，所述隧道绝缘层围绕每个垂直沟道层；电荷陷阱层，所述电荷陷阱层围绕隧道绝缘层，其中电荷陷阱层的在隧道绝缘层与字线之间的第一区域具有小于其在隧道绝缘层与层间绝缘层之间的第二区域的厚度；以及第一电荷阻挡层图案，所述第一电荷阻挡层图案围绕电荷陷阱层的第一区域。根据本专利技术的另一实施例的制造半导体器件的方法包括：交替地形成第一材料层和第二材料层，通过刻蚀第一材料层和第二材料层来形成沟道孔，在每个沟道孔中形成垂直沟道层、围绕垂直沟道层的隧道绝缘层和围绕隧道绝缘层的电荷陷阱层、通过刻蚀第一材料层和第二材料层来形成彼此邻近的沟道孔之间的缝隙，去除暴露在缝隙中的第一材料层，通过氧化在去除了第一材料层的区域中暴露的电荷陷阱层的给定厚度来形成第一电荷阻挡层，并且在去除了第一材料层的区域中形成导电层。根据本专利技术的又一实施例的制造半导体器件的方法包括：交替地形成第一材料层和第二材料层，通过刻蚀第一材料层和第二材料层来形成沟道孔，通过氧化每个暴露在沟道孔的内表面上的第一材料层的给定厚度来形成第一电荷阻挡层图案，并且在每个沟道孔中形成垂直沟道层、围绕垂直沟道层的隧道绝缘层和围绕隧道绝缘层的电荷陷阱层。附图说明图1是常规三维（3D）非易失性存储器件的横截面视图；图2A至2C是示出制造根据本专利技术的第一实施例的半导体器件的方法的工艺流程的横截面视图；图3和图4是应用本专利技术的第一实施例的半导体器件的横截面视图；图5A至图5C是示出制造根据本专利技术的第二实施例的半导体器件的方法的工艺流程的横截面视图；图6和图7是应用本专利技术的第二实施例的半导体器件的横截面视图；图8A至图8C是示出制造根据本专利技术的第三实施例的半导体器件的方法的工艺流程的横截面视图；图9和图10是应用本专利技术的第三实施例的半导体器件的横截面视图；图11是示出应用本专利技术的第一实施例至第三实施例中的至少一个的半导体器件的擦除特性的曲线图；图12是示出根据本专利技术的一个实施例的存储器系统的配置的框图；以及图13是示出根据本专利技术的一个实施例的计算系统的框图。具体实施方式在下文中，将详细地参照所附的附图来描述本专利技术的各种实施例。这些图被提供来使得本领域技术人员完成和使用根据本专利技术的示例性实施例的本专利技术。图2A至图2C是示出制造根据本专利技术的第一实施例的半导体器件的方法的工艺流程的横截面视图。图2A至图2C示出了堆叠有存储器单元的区域。如在图2A中所示，第一材料层21和第二材料层22交替地被形成在形成有给定的下部结构的衬底（未示出）上。此处，下部结构可以包括源极区和管道栅极（pipegate）。第一材料层21可以用来形成字线和选择线。第二材料层22可以用来使堆叠的字线和选择线彼此电绝缘。第一材料层21和第二材料层22可以由在其间具有高刻蚀选择性的材料形成。在第一实施例中，第一材料层21可以包括诸如氮化物层之类的牺牲层，而第二材料层22可以包括诸如氧化物层之类的层间绝缘层。随后，第一材料层21和第二材料层22被刻蚀来形成沟道孔。沟道孔被用来形成垂直沟道层26并且从地平面看来可被布置成矩阵。随后，电荷陷阱层24可以沿着沟道孔的内壁形成。此处，每个电荷陷阱层24沿着每个沟道孔的内壁都可具有一致的厚度。在考虑到在形成第一电荷阻挡层的随后工艺期间要被氧化的电荷陷阱层24的厚度的情况下，电荷陷阱层24可以以足够的厚度形成。电荷陷阱层24包括在对应于导电层30的位置处的第一区域和在对应于第二材料层22的位置处的第二区域。第一区域和第二区域交替地布置。随后，隧道绝缘层25形成在电荷陷阱层24上。每个隧道绝缘层25都可以通过使用沉积工艺或者通过氧化每个电荷陷阱层24的给定厚度来形成。当通过使用氧化工艺形成隧道绝缘层25时，在隧道绝缘层25与电荷陷阱层24之间的界面并不暴露于外部，因此改进界面特性。随后，垂直沟道层26形成在隧道绝缘层25上。此处，每个垂直沟道层26都可包括半导体层。垂直沟道层26可具有带有开放中央部的管状形状。可替选地，垂直沟道层26可具有被完全充满的中央部。当垂直沟道层26具有开放中央部时，该开放中央部被填充有诸如可流动的氧化物层之类的绝缘层27。同时，在电荷陷阱层24形成之前，缓冲层23可以沿着沟道孔的内壁形成。在缓冲层23形成的情况下，可以防止电荷陷阱层24在去除第一材料层21的随后的工艺期间被损坏。如在图2B中所示，第一材料层21和第二材料层22被刻蚀来形成在垂直沟道层26之间的缝隙S。此处，缝隙S可被形成在每两个相邻的垂直沟道层26之间。可替选地，缝隙S可以形成在某个数目的垂直沟道层26之间。随后，暴露在缝隙S的内壁上的第一材料层21被去除以形成开放区域。此处，字线或选择线形成在每个开放区域中。例如，当第一材料层21包括氮化物层并且第二材料层22包括氧化物层时，可以通过使用磷酸溶液选择性地去除第一材料层21，而第二材料层本文档来自技高网...

【技术保护点】
一种半导体器件，其包括：字线和层间绝缘层，所述字线和所述层间绝缘层交替地堆叠在衬底上；垂直沟道层，所述垂直沟道层从衬底突出并且穿过所述字线和所述层间绝缘层；隧道绝缘层，所述隧道绝缘层围绕每个垂直沟道层；电荷陷阱层，所述电荷陷阱层围绕隧道绝缘层，其中所述电荷陷阱层的在所述隧道绝缘层与所述字线之间的第一区域具有比所述电荷陷阱层的在所述隧道绝缘层与所述层间绝缘层之间的第二区域的厚度小的厚度；以及第一电荷阻挡层图案，所述第一电荷阻挡层图案围绕所述电荷陷阱层的第一区域。

【技术特征摘要】
2012.02.09 KR 10-2012-0013301;2012.04.03 KR 10-201.一种半导体器件，其包括：字线和层间绝缘层，所述字线和所述层间绝缘层交替地堆叠在衬底上；垂直沟道层，所述垂直沟道层从衬底突出并且穿过所述字线和所述层间绝缘层；隧道绝缘层，所述隧道绝缘层围绕每个垂直沟道层；电荷陷阱层，所述电荷陷阱层围绕隧道绝缘层，其中所述电荷陷阱层包括在所述隧道绝缘层与所述字线之间的第一区域以及在所述隧道绝缘层与所述层间绝缘层之间的第二区域；以及第一电荷阻挡层图案，所述第一电荷阻挡层图案围绕所述电荷陷阱层的第一区域，其中通过氧化第一区域中的电荷陷阱层的给定厚度从而使得电荷陷阱层的第一区域的厚度小于电荷陷阱层的第二区域的厚度而形成所述第一电荷阻挡层图案，并且所述第一电荷阻挡层图案仅插入在所述电荷陷阱层和所述字线之间。2.根据权利要求1所述的半导体器件，其中，所述电荷陷阱层的外表面具有不平坦性。3.根据权利要求1所述的半导体器件，进一步包括：在所述第一电荷阻挡层图案与所述字线之间的以及在所述字线与所述层间绝缘层之间的第二电荷阻挡层。4.根据权利要求1所述的半导体器件，进一步包括围绕所述电荷陷阱层的第二区域的缓冲层图案。5.根据权利要求1所述的半导体器件，其中，隧道绝缘层通过氧化电荷陷阱层的给定厚度而形成。6.根据权利要求1所述的半导体器件，进一步包括：在所述衬底与堆叠的字线和层间绝缘层之间形成的管道栅极；以及在所述管道栅极中形成的管道沟道层，所述管道沟道层耦合到所述垂直沟道层并且被所述隧道绝缘层和所述电荷陷阱层围绕。7.根据权利要求6所述的半导体器件，进一步包括：插入在所述电荷陷阱层与所述层间绝缘层之间以及在所述电荷陷阱层与所述管道栅极之间的缓冲层图案。8.根据权利要求6所述的半导体器件，进一步包括：插入在所述电荷陷阱层与所述管道栅极之间的栅极绝缘层。9.根据权利要求1所述的半导体器件，进一步包括：形成在堆叠的字线之上的上部选择线的至少一层；以及形成在堆叠的字线之下的下部选择线的至少一层。10.一种制造半导体器件的方法，所述方法包括：交替地形成第一材料层和第二材料层；通过刻蚀第一材料层和第二材料层来形成沟道孔；在每个沟道孔中形成垂直沟道层、围绕垂直沟道层的隧道绝缘层和围绕隧道绝缘层的电荷陷阱层；通过刻蚀第一材料层和第二材料层，在彼此邻近的沟道孔之间形成缝隙；去除暴露在缝隙中的第一材料层；通过氧化暴露在去除了第一材料层的区域中的电荷陷阱层的给定厚度来形成第一电荷阻挡层图案；以及...

【专利技术属性】
技术研发人员：李起洪，皮昇浩，孙玄洙，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：