闪存的存储单元及形成方法技术

技术编号:9061542 阅读:138 留言:0更新日期:2013-08-22 00:43
一种闪存的存储单元及形成方法,其中,一种闪存的存储单元包括:半导体衬底,所述半导体衬底包括阵列区和台阶区,所述台阶区在阵列区两侧;依次位于半导体衬底表面的隔离层、底层选择栅和底层介质层;位于所述底层介质层表面的控制栅层,所述控制栅层还包括:若干层多晶硅层和位于各层多晶硅层表面的若干层间介质层;贯穿所述阵列区的控制栅层厚度的记忆插塞阵列;位于台阶区的控制栅层内的若干层多晶硅层,自最底层至最顶层逐层递减形成阶梯,所述阶梯的各级台阶在半导体衬底上的投影排列呈线形,且所述线形与阵列区与台阶区相接触的边界平行。本发明专利技术实施例提供的闪存的存储单元使闪存的位密度提高,且位成本降低。

【技术实现步骤摘要】

【技术保护点】
一种闪存的存储单元,其特征在于,包括:半导体衬底,所述半导体衬底包括阵列区和台阶区,所述台阶区在阵列区两侧;位于半导体衬底表面的隔离层;位于隔离层表面的底层选择栅;位于底层选择栅表面的底层介质层;贯穿所述阵列区的隔离层、底层选择栅和底层介质层厚度的底层选择栅插塞阵列;位于所述底层介质层和底层选择栅插塞阵列表面的控制栅层,所述控制栅层还包括:若干层多晶硅层和位于各层多晶硅层表面的层间介质层,其中,贯穿所述阵列区的控制栅层厚度的记忆插塞阵列,且所述记忆插塞阵列与底层选择插塞阵列一一对应;位于台阶区的控制栅层内的若干层多晶硅层的尺寸,自最底层的多晶硅层至最顶层的多晶硅层逐层递减形成阶梯,所述阶梯的各级台阶在半导体衬底上的投影排列呈线形,且所述线形与阵列区与台阶区相接触的边界平行;位于所述台阶区的控制栅层表面的绝缘层,位于所述绝缘层表面的若干连接线,所述若干连接线分别通过贯穿所述绝缘层厚度的若干连接插塞与控制栅层内的若干层多晶硅层分别连接,所述若干连接插塞在半导体衬底上的投影排列呈线形,且所述线形与阵列区与台阶区相接触的边界平行。

【技术特征摘要】

【专利技术属性】
技术研发人员:何其旸孟晓莹
申请(专利权)人:中芯国际集成电路制造上海有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1