一种浅沟槽隔离结构及其制作方法技术

本发明专利技术提供一种浅沟槽隔离结构及其制作方法，包括：提供半导体衬底；在半导体衬底中形成具有第一宽度的第一子浅沟槽隔离结构；在半导体衬底上形成覆盖第一子浅沟槽隔离结构的第一外延层；在第一外延层中形成具有第二宽度的第二子浅沟槽隔离结构，第二子浅沟槽隔离结构位于第一子浅沟槽隔离结构的正上方，第二宽度大于第一宽度；在第一外延层上形成覆盖第二子浅沟槽隔离结构的第二外延层；在第二外延层中形成具有第三宽度的第三子浅沟槽隔离结构，第三子浅沟槽隔离结构位于第二子浅沟槽隔离结构的正上方，第三宽度小于第二宽度。该浅沟槽隔离结构呈“十”字形来保证载流子在阱区和阱区相对侧的晶体管的源/漏极之间的移动路径，以保证其隔离性。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及。
技术介绍
浅沟槽隔离(STI)技术是目前大规模集成电路制造中用于器件隔离的主要方法。随着半导体工艺进入深亚微米时代，0.13微米以下的器件，例如MOSFET (金属氧化物半导体晶体管)器件的体区和漂移区之间均采用浅沟槽隔离结构。图1A为现有技术中形成有浅沟槽隔离结构的MOSFET器件的剖视图。如图1A所示，半导体衬底100中形成有浅沟槽隔离结构101，在半导体衬底100中的浅沟槽隔离结构101的两侧分别形成有N型阱区102A和P型阱区102B。在N型阱区102A内形成有MOSFET晶体管的源/漏极103A，且在P型阱区102B内形成有MOSFET晶体管的漏/源极103B。当N型阱区102A和P型阱区102B精确地形成在浅沟槽隔离结构101的两侧时，电子在N型阱区102A和MOSFET晶体管的漏/源极103B之间的移动路径N-N较长，同样地，空穴在P型阱区102B和MOSFET晶体管的源/漏极103A之间的移动路径也较长，因此，浅沟槽隔离结构101能够起到很好的隔离作用。但是，随着半导体工艺尺寸的逐渐减小，实际工艺中，N型阱区102A和P型阱区102B很难精确地、对称地形成在浅沟槽隔离结构101的两侧。原因在于，如图1B所示，当在P型阱区102B对应的半导体衬底100上形成光刻胶层104时，由于工艺尺寸的缩小，光刻胶层104的边缘将不可避免地发生偏移。当光刻胶层104的边缘向P型阱区102B的一侧偏移时，以该光刻胶层104为掩膜经离子注入工艺形成的N型阱区102A将向P型阱区102B的一侧偏移，甚至使N型阱区102 A越过浅沟槽隔离结构101，这样将导致电子在N型阱区102A和MOSFET晶体管的漏/源极103B之间的移动路径N-N缩短，致使隔离性能降低而损害半导体器件的隔离性能。同样道理，当形成P型阱区102B的光刻胶层(未示出)的边缘向N型阱区102A的一侧偏移时，将导致空穴在P型阱区102B和MOSFET晶体管的源/漏极103A之间的移动路径缩短，而降低隔离性能。因此，需要，以解决现有技术中存在的问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了解决现有技术中存在的问题，本专利技术提出了一种浅沟槽隔离结构的制作方法，包括:a)提供半导体衬底；b)在所述半导体衬底中形成具有第一宽度的第一子浅沟槽隔离结构；c)执行所述半导体衬底的第一外延生长工艺，以在所述半导体衬底上形成覆盖所述第一子浅沟槽隔离结构的第一外延层；d)在所述第一外延层中形成具有第二宽度的第二子浅沟槽隔离结构，所述第二子浅沟槽隔离结构位于所述第一子浅沟槽隔离结构的正上方，且与所述第一子浅沟槽隔离结构接触，其中，所述第二宽度大于所述第一宽度；e)执行所述半导体衬底的第二外延生长工艺，以在所述第一外延层上形成覆盖所述第二子浅沟槽隔离结构的第二外延层；以及f)在所述第二外延层中形成具有第三宽度的第三子浅沟槽隔离结构，所述第三子浅沟槽隔离结构位于所述第二子浅沟槽隔离结构的正上方，且与所述第二子浅沟槽隔离结构接触，所述第一到第三子浅沟槽隔离结构共同形成浅沟槽隔离结构，其中，所述第三宽度小于所述第二宽度。优选地，所述b)步骤中形成具有所述第一宽度的所述第一子浅沟槽隔离结构的方法包括:在所述半导体衬底上依次形成第一氧化物层和第一氮化物层；在所述半导体衬底、所述第一氧化物层和所述第一氮化物层中形成具有第一宽度的第一沟槽；在所述第一沟槽内填充浅沟槽隔离材料，以形成所述第一子浅沟槽隔离结构；以及去除所述第一氧化物层和所述第一氮化物层。优选地，所述d)步骤中形成具有所述第二宽度的所述第二子浅沟槽隔离结构的方法包括:在所述第一外延 层上依次形成第二氧化物层和第二氮化物层；在所述第一外延层、所述第二氧化物层和所述第二氮化物层中形成具有所述第二宽度的第二沟槽，所述第二沟槽位于所述第一子浅沟槽隔离结构的正上方且暴露所述第一子浅沟槽隔离结构；在所述第二沟槽内填充浅沟槽隔离材料，以形成所述第二子浅沟槽隔离结构；以及去除所述第二氧化物层和所述第二氮化物层。优选地，所述f)步骤中形成具有所述第三宽度的所述第三子浅沟槽隔离结构的方法包括:在所述第二外延层上依次形成第三氧化物层和第三氮化物层；在所述第二外延层、所述第三氧化物层和所述第三氮化物层中形成具有第三宽度的第三沟槽，所述第三沟槽位于所述第二子浅沟槽隔离结构的正上方且暴露所述第二子浅沟槽隔离结构；在所述第三沟槽内填充浅沟槽隔离材料，以形成所述第三子浅沟槽隔离结构，所述第一到第三子浅沟槽隔离结构共同形成浅沟槽隔离结构；以及去除所述第三氧化物层和所述第三氮化物层。优选地，所述第二宽度大于等于所述第三宽度的2倍。优选地，所述浅沟槽隔离结构用于MOSFET晶体管中。本专利技术还提供一种浅沟槽隔离结构，所述浅沟槽隔离结构包括第一子浅沟槽隔离结构、位于所述第一子浅沟槽隔离结构正上方的第二子浅沟槽隔离结构和位于所述第二子浅沟槽隔离结构正上方的第三子浅沟槽隔离结构，所述第一子浅沟槽隔离结构具有第一宽度，所述第二子浅沟槽隔离结构具有第二宽度，所述第三子浅沟槽隔离结构具有第三宽度，其中，所述第二宽度大于所述第一宽度，且大于所述第三宽度。优选地，所述第二宽度大于等于所述第三宽度的2倍。优选地，所述浅沟槽隔离结构用于MOSFET晶体管中。本专利技术的浅沟槽隔离结构通过采用“十”字形的特殊形状来保证载流子在阱区和阱区相对侧的晶体管的源/漏极之间的移动路径，进而保证了其隔离性。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。在附图中，图1A为现有技术中形成有浅沟槽隔离结构的MOSFET器件的剖视图；图1B为现有技术中形成N型阱区的光刻胶层发生偏移的示意图；图2为根据本专利技术一个实施方式来制作浅沟槽隔离结构的工艺流程图；图3A-3N为根据本专利技术一个实施方式来制作浅沟槽隔离结构的工艺过程中各步骤所获得的器件的剖视图；以及图4为采用根据本专利技术的方法形成的浅沟槽隔离结构在形成N型阱区的光刻胶层时发生偏移的示意图。具体实施例方式接下来，将结合附图更加完整 地描述本专利技术，附图中示出了本专利技术的实施例。但是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。本专利技术提供一种浅沟槽隔离结构的制作方法。图2为根据本专利技术一个实施方式来制作浅沟槽隔离结构的工艺流程图，本文档来自技高网...

【技术保护点】
一种浅沟槽隔离结构的制作方法，其特征在于，包括：a)提供半导体衬底；b)在所述半导体衬底中形成具有第一宽度的第一子浅沟槽隔离结构；c)执行所述半导体衬底的第一外延生长工艺，以在所述半导体衬底上形成覆盖所述第一子浅沟槽隔离结构的第一外延层；d)在所述第一外延层中形成具有第二宽度的第二子浅沟槽隔离结构，所述第二子浅沟槽隔离结构位于所述第一子浅沟槽隔离结构的正上方，且与所述第一子浅沟槽隔离结构接触，其中，所述第二宽度大于所述第一宽度；e)执行所述半导体衬底的第二外延生长工艺，以在所述第一外延层上形成覆盖所述第二子浅沟槽隔离结构的第二外延层；以及f)在所述第二外延层中形成具有第三宽度的第三子浅沟槽隔离结构，所述第三子浅沟槽隔离结构位于所述第二子浅沟槽隔离结构的正上方，且与所述第二子浅沟槽隔离结构接触，所述第一到第三子浅沟槽隔离结构共同形成浅沟槽隔离结构，其中，所述第三宽度小于所述第二宽度。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘金华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：