本发明专利技术公开了一种金属氧化物半导体场效应管的制造方法，包括：在基底上形成栅极并在栅极靠近漏极区域的一侧形成离子注入屏蔽侧墙；以所述栅极和离子注入屏蔽侧墙为掩膜，对所述基底进行重掺杂离子注入，形成源极和漏极；去除所述离子注入屏蔽侧墙；对所述基底进行轻掺杂离子注入，在所述栅极和漏极之间的基底中形成轻掺杂区域。利用本发明专利技术的方法，可以避免现有技术中的光刻工艺的对准问题，同时也解决了光刻胶在沉积高温工艺中的变形和污染问题。
【技术实现步骤摘要】
本专利技术涉及集成电路制造领域，特别涉及一种。
技术介绍
晶体管，尤其是金属氧化物半导体场效应晶体管(MOSFET)，是集成电路中最常见的元件之一。随着集成度的不断提高，器件尺寸进入深亚微米沟长范围，器件内部的电场强度随器件尺寸的减小而增强，特别在漏结附近存在强电场，载流子在这一强电场中获得较高的能量，成为热载流子。热载流子在一方面因为改变阈值电压而影响到器件寿命，另一方面热载流子在沟道中碰撞次数的增加，限制了器件的最高工作电压。为了抑制热载流子效应，通常采用轻掺杂漏注入(lightly doped drain, LDD)的MOS晶体管结构，在源漏极区域分别进行一次轻掺杂离子注入和一次重掺杂离子注入，这样即形成了轻掺杂区域和源漏极。漏极区域的轻掺杂区域对抑制热载流子和短沟道效应是有积极意义的，然而源极轻掺杂区域则会产生较大的寄生电阻，减小驱动电流，降低了器件的驱动能力。因此，业界提出了非对称结构的MOSFET结构，如图1所示，漏极13和栅极11之间存在轻掺杂区域142，抑制了热载流子效应；而源极12和栅极11之间则不存在轻掺杂区域，降低了寄生电阻。因此非对称的MOSFET结构可以同时达到抑制热载流子效应和降低寄生电阻的效果，提高 器件的驱动性能。图2为现有技术的非对称MOSFET制造方法的流程图，图3 图6为现有技术制造方法各个步骤中器件的剖面图。如图2至图6所示，现有技术的非对称MOSFET制造方法包括:步骤S01，如图3所示，提供基底10，并在所述基底10上形成栅极11，接着通过光刻工艺形成光刻胶图形15以覆盖对应于源极区域以及一部分的栅极后，再通过轻掺杂离子注入形成轻掺杂漏极区域14 ；步骤S02，如图4示，通过沉积工艺在剩余部分的栅极以及所述轻掺杂漏极区域14上形成二氧化硅层16 ；步骤S03，如图5所示，通过刻蚀工艺去除不必要的二氧化硅，从而在栅极11侧壁形成漏极侧壁间隙162 ；步骤S04，如图6所示，去除所述光刻胶图形15，并以所述栅极11和漏极侧壁间隙162为掩膜，对所述基底10进行重掺杂离子注入，在所述栅极11和所述漏极侧壁间隙162周围的基底10中形成漏极13和源极12，由此，漏极侧壁间隙162使得在漏极13与栅极11之间保留了部分的轻掺杂漏极区域14，此部分即为轻掺杂区域142。从上述制造过程可以看出，现有技术不仅工艺复杂，而且还有以下缺点:首先，步骤SOl中需要通过光刻工艺覆盖部分栅极，而由于栅极的尺寸相当小，这对光刻工艺的对准度提出了过高的要求，一旦光刻胶图形出现过覆盖问题将导致后续工艺无法推进；其次，步骤S02中在带有光刻胶图形时进行二氧化硅的沉积，这会导致光刻胶图形的变形，同时光刻胶在沉积的高温工艺中挥发的有机气体会对沉积腔室造成污染。
技术实现思路
本专利技术提供一种，工艺简单，解决了现有技术中的光刻工艺的对准问题，同时克服了光刻胶在沉积高温工艺中变形和污染的缺陷。本专利技术提供了一种金属氧化物的半导体场效应管的制造方法，包括:在基底上形成栅极并在栅极靠近漏极区域的一侧形成离子注入屏蔽侧墙；以所述栅极和离子注入屏蔽侧墙为掩膜，对所述基底进行重掺杂离子注入，形成源极和漏极；去除所述离子注入屏蔽侧墙；对所述基底进行轻掺杂离子注入，在所述栅极和漏极之间的基底中形成轻掺杂区域。与现有技术相比，本专利技术的金属氧化物场效应管的制造方法，先在基底上形成栅极并在所述栅极靠近漏极区域的一侧形成离子注入屏蔽侧墙，然后进行重掺杂离子注入形成源极和漏极，之后再进行轻掺杂离子注入形成轻掺杂区域，如此无需在尺寸较小的栅极上部分覆盖光刻胶，降低了对准难度，也无需在带有光刻胶图形的情况下进行二氧化硅的沉积，可避免出现光刻胶变形的情况，并可避免光刻胶对沉积腔室污染。附图说明图1为现有的非对称结构的MOSFET的结构示意图；图2为现有的非对称结构的MOSFET制造方法的流程图；图3 6为现有的MOSFET制造方法各步骤中器件的剖面图；图7为本专利技术一实施例的MOSFET制造方法的流程图；图8A 8L为本专利技术一实施例的MOSFET制造方法各步骤中器件的剖面图。 具体实施例方式为使本专利技术的目的、特征更明显易懂，下面结合附图对本专利技术的具体实施方式做进一步的说明。图7为本专利技术一实施例的MOSFET制造方法的流程图，该方法包括:S1:在基底上形成栅极并在所述栅极靠近漏极区域的一侧形成离子注入屏蔽侧m ;S2:以所述栅极和离子注入屏蔽侧墙为掩膜，对所述基底进行重掺杂离子注入，形成源极和漏极；S3:去除所述离子注入屏蔽侧墙；S4:对所述基底进行轻掺杂离子注入，在所述栅极和漏极之间的基底中形成轻掺杂区域。图8A 8H为本专利技术一实施例的MOSFET制造方法各步骤中器件的剖面图。下面结合剖面图对本专利技术进行更详细的描述。如图8A所示，提供一基底200，在基底200上沉积形成介质层210。其中所述介质层210的厚度50 200nm。所述基底200的材质可以是单晶娃，也可以是娃错化合物。如图SB所示，接着，并在介质层210上形成掩膜层，并采用刻蚀方法去除部分所述介质层，形成图形化的介质层211。如图8C所示，然后，在图形化的介质层211和基底200上沉积离子注入屏蔽层薄膜220。本实施例中，所述介质层210的材质为二氧化硅，所述离子注入屏蔽层薄膜220的材质为氮化硅。当然，在其它实施例中，所述介质层210的材质也可以为氮化硅，而所述离子注入屏蔽层薄膜220的材质为二氧化硅。可以理解的是，只要使介质层210和离子注入屏蔽层薄膜220具有良好的刻蚀选择比，便于后续形成离子注入屏蔽侧墙221，并且离子注入屏蔽侧墙221能够在离子注入过程中具有良好的屏蔽作用即可。如图8D所示，接着利用化学机械研磨工艺(CMP)将离子注入屏蔽层薄膜220平坦化，直至暴露出图形化的介质层211的表面为止，经过CMP工艺后剩余的离子注入屏蔽层薄膜220与图形化的介质层211齐平。如图SE所示，然后刻蚀去除部分离子注入屏蔽层薄膜220，以将后续步骤要形成栅极的区域暴露出来，从而形成了离子注入屏蔽侧墙221。本实施例中，离子注入屏蔽侧墙221的宽度为5 200nm，当然本专利技术并不限定离子注入屏蔽侧墙221的宽度，此宽度根据接下来要形成的轻掺杂区域的范围来决定。如图8F所示，在所述基底200、图形化的介质层211和离子注入屏蔽侧墙221上形成栅极氧化层薄膜，并利用光刻和刻蚀工艺去除不必要的栅极氧化层薄膜，从而仅在被图形化的介质层211和离子注入屏蔽侧墙221暴露出来的基底上形成栅极氧化层231。如图8G所示，在所述栅极氧化层231、图形化的介质层211和离子注入屏蔽侧墙221上形成多晶硅薄膜，利用化学机械研磨工艺将多晶硅薄膜平坦化直至露出图形化的介质层211顶面为止，从而形成了栅极241。由上可知，本专利技术在进行离子注入之前，先在基底200上形成栅极241并在所述栅极241靠近漏极区域的一侧形成 离子注入屏蔽侧墙221，因此无需在尺寸较小的栅极上部分覆盖光刻胶，也不需要进行高难度的对准工艺，扩大了工艺窗口，降低了工艺难度。并且，无需在带有光刻胶图形的情况下进行二氧化硅的沉积，可避免出现光刻胶变形的情况，并可避免光刻胶污染沉积腔室。如图8H所示，利用干法或湿法刻蚀的方式去除本文档来自技高网...
【技术保护点】
一种金属氧化物半导体场效应管的制造方法，包括：在基底上形成栅极并在栅极靠近漏极区域的一侧形成离子注入屏蔽侧墙；以所述栅极和离子注入屏蔽侧墙为掩膜，对所述基底进行重掺杂离子注入，形成源极和漏极；去除所述离子注入屏蔽侧墙；对所述基底进行轻掺杂离子注入，在所述栅极和漏极之间的基底中形成轻掺杂区域。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘金华，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。