存储器及其存储阵列、访问控制方法和访问控制电路技术

本发明专利技术涉及一种存储器及其存储阵列、访问控制方法和访问控制电路。所述存储阵列，包括多个字节单元、多条位线、控制栅线及字线，同一字节单元中各存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线，同一行存储单元的中间电极共用一条字线。所述存储阵列的访问控制方法包括执行下述步骤以擦除目标字节各存储单元内的数据：加载第一控制电压至与所述目标字节单元中各存储单元连接的控制栅线，对其他控制栅线加载第二控制电压，所述第一控制电压低于零电位，所述第二控制电压高于零电位；分别对与所述目标字节单元各存储单元连接的两条位线置零，对其他位线加载第一位线电压。本发明专利技术技术方案能够减小存储器各字节单元之间的间隔距离。

【技术实现步骤摘要】
存储器及其存储阵列、访问控制方法和访问控制电路
本专利技术涉及半导体制造领域，特别是涉及一种存储器及其存储阵列、访问控制方法和访问控制电路。
技术介绍
电可擦可编程只读存储器，也称EEPROM存储器（EEPROM，ElectricallyErasableProgrammableRead-OnlyMemory）是一种掉电后数据不丢失的半导体存储器。EEPROM存储器可以一次对至少一个字节（Byte）进行擦除。EEPROM存储器包括EEPROM存储单元，如图1所示的一种EEPROM存储单元，包括两个对称分布的第一存储位及第二存储位；其中，第一存储位包括第一位线电极101、第一控制栅极103、第一浮栅105以及所述第一浮栅105下方的第一沟道区107；第二存储位包括第二位线电极109、第二控制栅极111，第二浮栅113以及所述第二浮栅113下方的第二沟道区115；此外，所述存储单元还包含有位于第一沟道区107及第二沟道区115间的中间沟道区117，以及所述第一控制栅极103、第二控制栅极111与中间沟道区117上的中间电极119。多个上述存储单元矩阵排布形成电可擦可编程只读存储器的存储阵列，其中，每一存储单元的控制栅极、中间电极和位线电极分别连接于控制栅线、字线和位线，并通过所述控制栅线、字线和位线在存储单元的各个电极上加载不同的驱动电压，实现对所述第一存储位或第二存储位的访问。现有技术中的一种电可擦可编程只读存储器，参见图2。图2所示的电可擦可编程只读存储器的存储阵列的部分结构，图2的存储阵列包括多个字节单元、为各存储单元提供驱动电压的多条位线（包括位线BL0、BL1、…、BL7～BL9、…）、字线（包括字线WL1、WL2、…、WLm）及控制栅线（包括控制栅线CG1～CG4、…、CG2m-1、CG2m）。结合图1所述存储单元的结构特征，可知该存储阵列包括：多个字节单元，字节单元包括若干存储单元，比如，图2中，存储单元M11、M12、…、M17、M18构成了第一字节单元，存储单元M19、M110、…构成了第二字节单元，存储单元M21、M22、…、M27、M28构成了第三字节单元。多条位线，每一存储单元连接两条相邻的位线，每一存储单元所连接的位线包括第一位线和第二位线，可设第一位线作漏极线，第二位线作源极线，存储单元与漏极线相连的第一位线电极相应为第一存储位的漏极，与源极线相连的第二位线电极相应为第二存储位的源极。比如图2中，存储单元M11，其所连接的第一位线为BL1，第二位线为BL0。多条控制栅线，每一存储单元连接两条相邻的控制栅线，存储单元所连接的控制栅线包括第一控制栅线与第二控制栅线，各字节单元中各存储单元的第一控制栅极共连同一条第一控制栅线，各字节单元中各存储单元的第二控制栅极共连同一条第二控制栅线。如图2所示，第一字节单元中各存储单元的第一控制栅极共连第一控制栅线CG1，第二控制栅极共连第二控制栅线CG2。多条字线，各字节单元中各存储单元的中间电极共用一条字线。如图2所示，第一字节单元中各存储单元的中间电极共用字线WL1。开关阵列，包括多个分别与相应控制栅线连接的控制栅线控制开关和多个分别与相应字线连接的字线控制开关。如图2中可知，第一字节单元的第一控制栅线CG1与控制栅线控制开关K1相连，第一字节单元的第二控制栅线CG2与控制栅线控制开关K3相连，第一字节单元的字线WL1与字线控制开关K2相连，类似的，控制栅线CG3、CG4、…、CG2m-1、CG2m、字线WL2、…、WLm对应地与控制开关K4～K6、…、K3m-2～K3m相连。由于每个字节单元的控制栅线及字线是与其他字节单元分别控制的，在控制栅线延伸方向或字线延伸方向上相邻的字节单元之间设置有若干控制每个字节单元的控制栅线及字线的控制开关，比如第一字节单元与第二字节单元之间设置有控制第二字节单元控制栅线与字线的控制开关k。然而，开关阵列中的各控制开关是需要占用一定芯片面积的，这导致存储器各字节单元之间的间隔距离（如图2第一字节单元与第二字节单元之间的间隔距离D）较大，不利于芯片体积缩小化的趋势。
技术实现思路
本专利技术技术方案所解决的技术问题是：如何减小存储器各字节单元之间的间隔距离。为了解决上述技术问题，本专利技术技术方案提供了一种存储阵列，包括：多个字节单元，所述字节单元包括多个存储单元，所述存储单元包括第一存储位、第二存储位及所述第一存储位与第二存储位共用的中间电极；所有存储单元按行和列排布；多条位线，各存储单元连接相邻的两条位线；多条控制栅线，同一字节单元中各存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线；多条字线，同一行存储单元的中间电极共用一条字线。可选的，所述多条位线包括间隔排布的第一位线与第二位线，在行上相邻的存储单元共用所述第一位线或第二位线，在列上相邻的存储单元共用所述第一位线和第二位线。可选的，属于同一存储块的存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线，所述存储块包括多个字节单元。为了解决上述技术问题，本专利技术技术方案还提供了一种上述存储阵列的访问控制方法，包括执行下述步骤以擦除目标字节单元中各存储单元内的数据：加载第一字线电压至与目标字节单元中各存储单元连接的字线，对其他字线置零；加载第一控制电压至与所述目标字节单元中各存储单元连接的控制栅线，对其他控制栅线加载第二控制电压，所述第一控制电压低于零电位，所述第二控制电压高于零电位；分别对与所述目标字节单元中各存储单元连接的两条位线置零，对其他位线加载第一位线电压。可选的，所述第一字线电压的取值范围为6V～9V；所述第一控制电压的取值范围为-8V～-6V，所述第二控制电压的取值范围为6V～8V；所述第一位线电压的取值范围为4V～6V。可选的，上述存储阵列的访问控制方法，还包括执行下述步骤以对目标存储单元进行编程：加载第二字线电压至与目标存储单元连接的字线，对其他字线置零；加载第三控制电压至与目标存储单元连接的控制栅线，对其他控制栅线置零；分别加载第二位线电压至与目标存储单元一个存储位连接的位线、第三位线电压至与目标存储单元另一个存储位连接的位线、第四位线电压至其他位线，使目标存储单元的两条位线之间形成电流。可选的，上述存储阵列的访问控制方法，还包括执行下述步骤以对目标存储单元进行读取：加载第三字线电压至与目标存储单元连接的字线，对其他字线置零；对所述多条控制栅线置零；加载第五位线电压至与目标存储单元一个存储位连接的位线，对与目标存储单元另一个存储位连接的位线及其他位线置零。为了解决上述技术问题，本专利技术技术方案还提供了一种上述存储阵列的访问控制电路，包括：字线控制单元，用于在对目标字节单元中各存储单元执行数据擦除时，加载第一字线电压至与所述目标字节单元各存储单元连接的字线，对其他字线置零；控制栅线控制单元，用于在对目标字节单元中各存储单元执行数据擦除时，加载第一控制电压至与所述目标字节单元中各存储单元连接的控制栅线，对其他控制栅线加载第二控制电压，所述第一控制电压低于零电位，所述第二控制电压高于零电位；位线控制单元，用于在对目标字节单元中各存储单元执行数据擦除时，对与所述目标字节单元中各存储单元连接的两条位线置零，对其他位线加载第一位线电压。可选的，本文档来自技高网...

【技术保护点】
一种存储阵列，其特征在于，包括：多个字节单元，所述字节单元包括多个存储单元，所述存储单元包括第一存储位、第二存储位及所述第一存储位与第二存储位共用的中间电极；所有存储单元按行和列排布；多条位线，各存储单元连接相邻的两条位线；多条控制栅线，同一字节单元中各存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线；多条字线，同一行存储单元的中间电极共用一条字线。

【技术特征摘要】
1.一种存储阵列的访问控制方法，其特征在于，所述存储阵列包括：多个字节单元，所述字节单元包括多个存储单元，所述存储单元包括第一存储位、第二存储位及所述第一存储位与第二存储位共用的中间电极；所有存储单元按行和列排布；多条位线，各存储单元连接相邻的两条位线；多条控制栅线，同一字节单元中各存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线；多条字线，同一行存储单元的中间电极共用一条字线；所述存储阵列的访问控制方法包括执行下述步骤以擦除目标字节单元中各存储单元内的数据：加载第一字线电压至与目标字节单元中各存储单元连接的字线，对其他字线置零；加载第一控制电压至与所述目标字节单元中各存储单元连接的控制栅线，对其他控制栅线加载第二控制电压，所述第一控制电压低于零电位，所述第二控制电压高于零电位；分别对与所述目标字节单元中各存储单元连接的两条位线置零，对其他位线加载第一位线电压。2.如权利要求1所述的存储阵列的访问控制方法，其特征在于，所述多条位线包括间隔排布的第一位线与第二位线，在行上相邻的存储单元共用所述第一位线或第二位线，在列上相邻的存储单元共用所述第一位线和第二位线。3.如权利要求1所述的存储阵列的访问控制方法，其特征在于，属于同一存储块的存储单元的第一存储位和第二存储位的控制栅极共用一条控制栅线，所述存储块包括多个字节单元。4.如权利要求1所述的存储阵列的访问控制方法，其特征在于，所述第一字线电压的取值范围为6V～9V；所述第一控制电压的取值范围为-8V～-6V，所述第二控制电压的取值范围为6V～8V；所述第一位线电压的取值范围为4V～6V。5.如权利要求1所述的存储阵列的访问控制方法，其特征在于，还包括执行下述步骤以对目标存储单元进行编程：加载第二字线电压至与目标存储单元连接的字线，对其他字线置零；加载第三控制电压至与目标存储单元连接的控制栅线，对其他控制栅线置零；分别加载第二位线电压至与目标存储单元一个存储位连接的位线、第三位线电压至与目标存储单元另一个存储位连接的位线、第四位线电压至其他位线，使目标存储单元的两条位线之间形成电流。6.如权利要求5所述的存储阵列的访问控制方法，其特征在于，所述第二字线电压的取值范围为1V～2V；所述第三控制电压的取值范围为6V～8V；所述第二位线电压的取值范围为4V～6V，所述第三位线电压的取值范围为0.1V～0.4V；所述第四位线电压的取值范围为2V～3V。7.如权利要求6所述的存储阵列的访问控制方法，其特征在于，所述第二字线电压的...

【专利技术属性】
技术研发人员：杨光军，顾靖，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：