【技术实现步骤摘要】
本专利技术涉及模数转换存储技术和基于FPGA开发设计领域，尤其涉及采用物理性能稳定的Nandflash芯片来设立可靠的可扩展存储机制的技术。
技术介绍
一般存储器控制结构如图1所示:存储器与FPGA的接口主要分为地址线、数据线和控制线，这种方式的好处是可操作性强，读写的时候只要FPGA给出地址，就能对存储器进行精确的控制。但在更多的具体应用中，如声纳系统数据采集中，则希望存储器能准确、稳定的录入数据，而且当声纳系统运行结束后可以回放数据。所以要选择非易失性存储器。非易失性存储器是指关掉供电后，所存储的数据不会消失，可分为两大类产品，SPROM和Flash memory。现在ROM—般只EEPROM (电可擦可编程只读存储器)。EEPROM的优势在于，它很便于经常擦写操作，性能优异，能以较小的单位(例如以字节)擦除或写入。而Nandflash只能进行，以较大区块为单位的擦除或写入，虽然操作没有EEPROM灵活， 但是闪存的成本远较可以字节为单位写入的EEPROM来的低。而且在声纳平台工作期间持续的存储AD的数据，并不需要精确的以字节擦除或写入，以及闪存在成本上的极...
【技术保护点】
一种基于FPGA实现多片NandFlash存储及读取的装置，其中该装置包括：Nandflash存储器组，包含多片Nandflash芯片组成的存储器阵列，用于存储FPGA输出给Nandflash的ADC采样数据；Nandflash存储及读取功能选择器，用于对所述Nandflash存储器组进行读数据、写数据、擦除和读取ID信息。
【技术特征摘要】
1.一种基于FPGA实现多片NandFlash存储及读取的装置，其中该装置包括: Nandflash存储器组，包含多片Nandflash芯片组成的存储器阵列，用于存储FPGA输出给Nandflash的ADC采样数据； Nandflash存储及读取功能选择器，用于对所述Nandflash存储器组进行读数据、写数据、擦除和读取ID信息。2.如权利要求1所述的装置，其中所述Nandflash存储器组包括FPGA与Nandflash存储器组的硬件连接，用于为Nandflash存储及读取功能选择器2控制Nandflash提供通信；IO线及控制线的硬件连接,其中所述IO线用于FPGA访问Nandflash存储器组时,给出数据和地址信息；所述控制线用于FPGA访问Nandflash存储器组时，给出复位、读写命令的控制信号。3.如权利要求1所述的装置，其中所述Nandflash存储器组进一步包括: FPGA与Nandflash存储器组的IO连接，用于FPGA访问Nandflash存储器组时，给出数据和地址信息。FPGA与Nandflash存储器组连接的控制线，用于FPGA访问Nandflash存储器组时，给出复位、读写命令的控制信号。Nandflash存储器阵...
【专利技术属性】
技术研发人员：马晓川，鄢社锋，林津丞，杨力，彭承彦，王敏，
申请(专利权)人：中国科学院声学研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。