读取闪存中所储存的数据的方法、存储器控制器与系统技术方案

一种示范性地用以读取储存在一闪存的数据的方法被揭露，其中该闪存包含数个存储器单元并经由将该数个存储器单元中的一存储器单元程序化至2N个电压状态中的一个电压状态以储存N位元数据，该方法包含：控制该闪存对该存储器单元执行至少一读取运作以取得至少一二进位数字以代表该N位元数据的一位元；依据该至少一二进位数字产生一码字以代表该N位元数据的该位元，其中该码字不同于该至少一二进位数字；以及将该码字提供于一错误更正解码器以执行一错误更正运作。

【技术实现步骤摘要】

本专利技术有关于读取闪存(flash memory)中所储存的数据，尤指一种经由参照闪存的存储单元(memory cell)所读出的位元序列(bit sequence)的二进位数字分布特性(binary digit distribution characteristic)来读取闪存中所储存的数据的方法与存储器控制器。
技术介绍
闪存可通过电子式的抹除(erase)与写入/程序化(piOgram)以进行数据储存，并且广泛地应用于存储卡(memory card)、固态硬盘(solid-state drive)与可携式多媒体播放器等等。由于闪存为非挥发性(non-volatile)存储器，因此，不需要额外电力来维持闪存所储存的信息，此外，闪存可提供快速的数据读取与较佳的抗震能力，而这些特性也说明了闪存为何会如此普及的原因。闪存可区分为NOR型闪存与NAND型闪存。对于NAND型闪存来说，其具有较短的抹除及写入时间且每一存储器单元需要较少的芯片面积，因而相较于NOR型闪存，NAND型闪存会允许较高的储存密度以及较低的每一储存位元的成本。一般来说，闪存以存储器单元阵列的方式来储存数据，而存储器单元是由一浮动栅极晶体管(floating-gatetransistor)来加以实作，且每一存储器单元可通过适当地控制浮动栅极晶体管的浮动栅极上的电荷个数来设定导通该浮动栅极晶体管所实作的该存储器单元的所需临界电压，进而储存单一个位元的信息或者一个位元以上的信息，如此一来，当一或多个预定控制栅极电压施加于浮动栅极晶体管的控制栅极之上，则浮动栅极晶体管的导通状态便会指示出浮动栅极晶体管中所储存的一或多个二进位数字(binary digit)。然而，由于某些因素，闪存单元中原本储存的电荷的个数可能会受到影响/扰乱，举例来说，闪存中所存在的干扰可能来自于写入干扰(write/programdisturbance)、读取干扰(read disturbance)及/或保持干扰(retention disturbance)。以具有各自储存一个位元以上的信息的存储器单元的NAND型闪存为例，一个实体存储器分页(physicalpage)会包含多个逻辑存储器分页(logical page)，且每一逻辑存储器分页采用一或多个控制栅极电压来进行读取。举例来说，对于一个用以储存3个位元的信息的闪存单元来说，该闪存单元会具有分别对应不同电荷个数(亦即不同临界电压)的8种状态(亦即电荷电平)的其中之一，然而，由于写入/抹除次数(program/erase count, P/E count)及/或数据保留时间(retention time)的缘故，闪存单元中的存储器单元的临界电压分布(threshold voltage distribution)便会有所改变，因此,使用原本的控制栅极电压设定(亦即临界电压设定)来读取存储器单元中所储存的信息可能会因为改变后的临界变压分布而无法正确地获得所储存的信息。利用不同的控制栅极电压设定以读取闪存可能有较高的机会得到正确的储存信息。然而，储存所有利用不同控制栅极电压设定所取得的信息可能需要更多的存储空间。
技术实现思路
因此，本专利技术的目的的一在于提供一种读取闪存中所储存的数据的方法、存储器控制器与装置，以解决上述问题。读取闪存中所储存的数据的方法、存储器控制器与装置。依据本专利技术的一实施例，一种示范性地用以读取储存在一闪存的数据的方法被揭露，其中该闪存包含数个存储器单元并经由将该数个存储器单元中的一存储器单元程序化至2N个电压状态中的一个电压状态以储存N位元数据，该方法包含:控制该闪存对该存储器单元执行至少一读取运作以取得至少一二进位数字以代表该N位元数据的一位元；依据该至少一二进位数字产生一码字以代表该N位元数据的该位元，其中该码字不同于该至少一二进位数字；以及将该码字提供于一错误更正解码器以执行一错误更正运作。依据本专利技术的另一实施例，揭露了一种用以读取储存在一闪存的数据的存储器控制器，其中该闪存包含数个存储器单元并经由将该数个存储器单元中的一存储器单元程序化至2N个电压状态中的一个电压状态以储存N位元数据，该存储器控制器包含:一控制逻辑电路，用以控制该闪存对该存储器单元执行至少一读取运作以取得至少一二进位数字以代表该N位元数据的一位元；一编码器，耦接至该控制逻辑电路，用以依据该至少一二进位数字产生一码字以代表该N位元数据的该位元，其中该码字不同于该至少一二进位数字；以及一缓冲存储器，耦接至该编码器，用以储存该码字并将该码字提供于一错误更正解码器以执行一错误更正运作。依据本专利技术另一实施例，揭露了一种用以读取储存在一闪存的数据的系统，其中该闪存包含数个存储器单元并经由将该数个存储器单元中的一存储器单元程序化至2Nf电压状态中的一个电压状态以储存N位元数据，该系统包含:一控制逻辑电路，用以控制该闪存对该存储器单元执行至少一读取运作以取得至少一二进位数字以代表该N位元数据的一位元；一编码器，耦接至该控制逻辑电路，用以依据该至少一二进位数字产生一码字以代表该N位元数据的该位元，其中该码字不同于该至少一二进位数字；以及一缓冲存储器，耦接至该编码器，用以储存该码字并将该码字提供于一错误更正解码器以执行一错误更正运作。附图说明图1为本专利技术存储器系统的第一实施例的示意图。图2为要被读取的实体存储器分页P_0的第一种临界电压分布的示意图。图3为要被读取的实体存储器分页P_0的第二种临界电压分布的示意图。图4为从闪存1100的一存储器单元中读取一软位元的最低有效位元读取操作的示意图。图5示于图1的编码器1223的方块图。图6说明对读自闪存单元的二进位数字进行编码的示意图。图7说明对读自闪存单元的二进位数字进行编码以取得正确数据的示意图。图8说明对读自闪存单元的二进位数字进行编码以取得正确数据的示意图。图9说明对读自闪存单元的二进位数字进行编码以取得正确数据的示意图。图10说明码字与存储器单元的对应关系的示意图。主要元件符号说明:1000 存储器系统；1100 闪存；1110 存储器单元；120(Γ存储器控制器；121(Γ控制逻辑电路；122(Γ错误更正电路；1222 错误更正解码器；1223 编码器；1224 比较单元；1225 判断单元；1227 储存装置；1228 解码单元；1229 错误更正编码器。 具体实施例方式在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及后续的权利要求书并不以名称的差异來作为区别元件的方式，而是以元件在功能上的差异來作为区别的基准。在通篇说明书及后续的权利要求当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置电性连接于一第二装置，则代表该第一装置可直接连接于该第二装置，或通过其他装置或连接手段间接地连接至该第二装置。请注意到，读取NAND型闪存的实体存储器分页中的存储器单元所储存的多个位元仅是作为一实施例，以说明本专利技术的技术特征，然而，无论闪存是NAND型闪存或是具有其它类型的闪存(例如NOR型闪本文档来自技高网...

【技术保护点】
一种用以读取储存在一闪存的数据的方法，其中该闪存包含数个存储器单元并经由将该数个存储器单元中的一存储器单元程序化至2N个电压状态中的一个电压状态以储存N位元数据，该方法包含：控制该闪存对该存储器单元执行至少一读取运作以取得至少一二进位数字以代表该N位元数据的一位元；依据该至少一二进位数字产生一码字以代表该N位元数据的该位元，其中该码字不同于该至少一二进位数字；以及将该码字提供于一错误更正解码器以执行一错误更正运作。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：刘文凯，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：