用于单元间干扰消除的系统和方法技术方案

本发明专利技术各实施方式总体上涉及单元间干扰消除。具体地，涉及一种方法，包括选择沿着存储器阵列的第一位线和第一字线定位的第一存储器单元。该方法进一步包括选择沿着(i)第一字线、(ii)临近于第一字线的第二字线或(iii)临近于第一位线的第二位线定位的第二存储器单元。基于编程存储器单元的预定序列选择第二存储器单元的位置。该方法进一步包括在第一存储器单元中写入数据，随后在第二存储器单元中写入数据和读取第一存储器单元和第二存储器单元。该方法进一步包括检测引起对第一存储器单元的干扰的第二存储器的一个或多个状态。

【技术实现步骤摘要】

本公开内容总体上涉及半导体存储器，并且更具体地涉及闪存中的干扰消除。
技术介绍
这里提供的背景描述是为了总体上呈现本公开内容的上下文的目的。本专利技术人的工作在这一背 景技术部分中描述的该工作的程度上以及该描述的可以在提交时未另外限定为现有技术的方面既未被明示地也未被暗示地承认为相对于本公开内容的现有技术。。存储器集成电路(IC)包括存储器阵列。存储器阵列包括以行和列排列的存储器单元。存储器单元可包括易失性存储器或非易失性存储器的单元。当电力从存储器单元移除时，易失性存储器丢失存储在存储器单元中的数据。当电力从存储器单元移除时，非易失性存储器维持存储在存储器单元中的数据。在存储器阵列的列和行中的存储器单元通过选择行的字线(WL)和选择列的位线(BL)来寻址。存储器IC包括在读取/写入(R/W)和擦除/编程(EP)操作期间分别选择WL和BL的WL解码器和BL解码器。在图1中，存储器IClO包括存储器阵列12、WL解码器16、BL解码器18和控制模块19。存储器阵列12包括如所示的以行和列排列的存储器单元14。WL解码器16和BL解码器18依赖于在R/W和EP操作期间选择的存储器单元1本文档来自技高网...

【技术保护点】
一种系统，包括：读取模块，配置用于通过沿着存储器阵列的第一字线读取存储器单元生成关于沿着所述存储器阵列的第一位线和所述第一字线定位的第一存储器单元的第一信息，所述存储器单元包括所述第一存储器单元，其中所述第一信息指示相对于施加给所述第一字线以读取所述存储器单元的多个阈值电压的所述第一存储器单元的阈值电压分布的位置，以及通过读取第二存储器单元生成关于所述第二存储器单元的第二信息，其中所述第二存储器单元沿着(i)所述第一字线、(ii)临近于所述第一字线的第二字线或(iii)临近于所述第一位线的第二位线定位，其中所述第二信息指示引起对所述第一存储器单元的干扰的所述第二存储器单元的状态；以及补偿模块，...

【技术特征摘要】
2011.12.15 US 61/576,2911.一种系统，包括: 读取模块，配置用于 通过沿着存储器阵列的第一字线读取存储器单元生成关于沿着所述存储器阵列的第一位线和所述第一字线定位的第一存储器单元的第一信息，所述存储器单元包括所述第一存储器单元，其中所述第一信息指示相对于施加给所述第一字线以读取所述存储器单元的多个阈值电压的所述第一存储器单元的阈值电压分布的位置，以及 通过读取第二存储器单元生成关于所述第二存储器单元的第二信息，其中所述第二存储器单元沿着(i)所述第一字线、(ii)临近于所述第一字线的第二字线或(iii)临近于所述第一位线的第二位线定位，其中所述第二信息指示引起对所述第一存储器单元的干扰的所述第二存储器单元的状态；以及 补偿模块，配置用于基于(i)所述第一信息和(ii)所述第二信息补偿由所述第二存储器单元的所述状态引起的所述干扰。2.如权利要求1所述的系统，其中所述补偿模块被配置用于使用对应于(i)所述第一信息和(ii)对应于引起对所述第一存储器单元的所述干扰的所述第二存储器单元的所述状态的阈值电压分布的分布数的对数似然比补偿所述干扰。3.如权利要求1所述的系统，进一步包括: 状态确定模块，配置用于确定引起对所述第一存储器单元的干扰的一个或多个存储器单元的状态，所述一个或多个存储器单元包括所述第二存储器单元， 其中所述一个或多个存储器单元沿着(i)所述第一字线、(ii)临近于所述第一字线的所述第二字线或(iii)临近于所述第一位线的所述第二位线定位，以及 其中所述一个或多个存 储器单元的位置依赖于编程所述存储器单元的预定序列。4.如权利要求3所述的系统，进一步包括: 映射模块，配置用于将引起类似干扰的一个或多个所述状态映射到分布数， 其中所述分布数表示引起对所述第一存储器单元的所述干扰的所述一个或多个所述状态的阈值电压分布。5.如权利要求4所述的系统，进一步包括: 对数似然比模块，配置用于生成对应于(i)所述第一信息和(ii)所述分布数的对数似然比， 其中所述对数似然比被用于补偿对所述第一存储器单元的所述干扰。6.一种系统,包括: 选择模块，配置用于 选择沿着存储器阵列的第一位线和第一字线定位的第一存储器单元，以及选择沿着(i)所述第一字线、(ii)临近于所述第一字线的第二字线或(iii)临近于所述第一位线的第二位线定位的第二存储器单元， 其中基于编程所述存储器单元的预定序列选择所述第二存储器单元的位置； 读写模块，配置用于 在所述第一存储器单元中并且随后在所述第二存储器单元中写入数据，以及 读取所述第一存储器单元和所述第二存储器单元；以及 检测模块，配置用于检测引起对所述第一存储器单元的干扰的所述第二存储器单元的一个或多个状态。7.如权利要求6所述的系统，进一步包括: 读取模块，配置用于 通过沿着所述存储器阵列的所述第一字线读取存储器单元生成关于所述第一存储器单元的第一信息，所述存储器单元包括所述第一存储器单元， 其中所述第一信息指示相对于施加给所述第一字线以读取所述存储器单元的多个阈值电压的所述第一存储器单元的阈值电压分布的位置；以及状态确定模块，配置用于 确定引起对所述第一存储器单元的干扰的一个或多个存储器单元的状态，所述一个或多个存储器单元包括所述第二存储器单元， 其中所述一个或多个存储器单元沿着(i)所述第一字线、(ii)临近于所述第一字线的所述第二字线或(iii)临近于所述第一位线的所述第二位线定位，以及 其中基于编程所述存储器单元的所述预定序列选择所述一个或多个存储器单元的位置。8.如权利要求7所述的系统，进一步包括: 映射模块，配置用于将引起类似干扰的一个或多个所述状态映射到分布数， 其中所述分布数表示引起对所述第一存储器单元的所述干扰的所述一个或多个所述状态的阈值电压分布。9.如权利要求8所述的系...

【专利技术属性】
技术研发人员：S·K·奇拉帕加里，陈振钢，G·伯德，
申请(专利权)人：马维尔国际贸易有限公司，
类型：发明
国别省市：