The utility model relates to a grid stacking structure and a semiconductor device. The gate stack structure includes a gate dielectric layer, the active region is formed in the substrate and the connection area; a gate formed on the gate dielectric layer; and the side walls, surround the gate dielectric layer and the gate; also includes: the isolation dielectric layer, the dielectric layer only in isolation the active region and the side wall covering the opposite side surface of the dielectric layer in isolation, the isolation medium layer of the active region of the thickness is greater than in the connection of the isolation region on the dielectric layer thickness, the isolation dielectric layer is one or the combination of silica glass silicon nitride, silicon nitride, carbon doped or undoped or low dielectric constant materials in. The utility model can reduce the possibility of short circuit between the gate and the second contact hole, and can be compatible with the forming process of the two contact holes.
【技术实现步骤摘要】
【国外来华专利技术】
本技术涉及半导体
，具体来说，涉及一种栅堆叠结构和半导体器件。
技术介绍
随着半导体器件的临界尺寸越来越小，接触孔(CA)的尺寸也越来越小，且栅极和接触孔间的距离也随之减小。其中，国际上各主要半导体公司和研究组织竞相研发的课题之一为CMOS器件栅工程研究。通常，如图1所示，栅堆叠结构包括形成于基底10上的栅介质层20、形成于所述栅介质层20上的栅极40，以及，环绕所述栅介质层20和所述栅极40的侧墙30。其中，栅极40多选用金属栅极。其中，如图2所示，所述栅极40位于所述基底10的活性区12和连接区14上，位于所述活性区12上的所述栅极40用以调整器件性能，位于所述连接区14上的所述栅极40、形成于其上的接触孔16以及形成于所述活性区12上的所述接触孔18均用以形成金属互连。如图3所示，在形成栅堆叠结构后，将继续形成与所述栅堆叠结构等高的第一接触孔60，继而，在所述第一接触孔60上形成第二接触孔62 (所述第二接触孔62与第一接触孔60共同构成同一层间介质层50中的接触孔)，以形成第一层金属互连。将接触孔的形成过程一分为二 (本文件中简称为两次接触孔形成工...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2010.04.07 CN 201010142125.X1.一种栅堆叠结构，包括， 栅介质层，形成于基底内的活性区和连接区上； 栅极，形成于所述栅介质层上；以及， 侧墙，环绕所述栅介质层和所述栅极； 其特征在于，还包括: 隔离介质层，所述隔离介质层仅位于所述活性区上，所述侧墙覆盖所述隔离介质层中相对的侧面，位于所述活性区...
【专利技术属性】
技术研发人员：尹海洲，骆志炯，朱慧珑，
申请(专利权)人：中国科学院微电子研究所，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。