用于制造金属氧化物半导体场效应晶体管的方法技术

一种用于制造金属氧化物半导体场效应晶体管MOSFET的方法，具有以下步骤：将所述MOSFET的基极区域植入于半导体芯片的外延层内，所述半导体芯片包括用作遮蔽元件的绝缘栅极结构，其中植入束相对于所述半导体芯片的垂直轴线成角度，使得所述基极区域在所述栅极下充分地延伸以形成功率MOSFET。

【技术实现步骤摘要】
【国外来华专利技术】对相关申请案的交叉参考本申请案主张2010年11月19日申请的题为“使用有角度的植入形成P基极区域 (USING AN ANGLED IMPLANT TO FORM A P-BASE REGION) ” 的第 61/415，464 号美国临时申请案的权利，所述申请案以其全文引用的方式并入本文中。
本申请案涉及一种用于制造MOS场效应晶体管(FET)的方法。
技术介绍
与集成电路中的小信号晶体管相比，功率金属氧化物半导体场效应晶体管 (MOSFET)大体用以处置高功率电平。此类功率晶体管可横向或垂直形成于半导体芯片内。如图7中所示，为了制造垂直晶体管装置，N—外延层形成于大体大量掺杂的N+衬底715上。在如图7中所示的垂直晶体管中，从顶部到外延层710，形成由形成P基极的P 掺杂区域720包围的N+掺杂的左和右源极区域730。在形成P基极720之前，多晶硅栅极 740形成于例如SiO2的绝缘层750上。栅极740接着用作掩模以植入源极和P基极区域。 P基极区域720形成装置的沟道长度。为了·在多晶硅栅极740之下得到足够的掺杂剂，需要用箭头770展示的大量植入驱动。将类似工艺用于横向晶体管装置。驱动使掺杂剂垂直地且水平地移动。驱动的关键功能为在栅极下的水平扩散。然而，如果此功率晶体管将被集成到具有多种集成电路结构的半导体模块内且因此集成到现有工艺流程内，那么此集成随之带来了许多挑战。举例来说，以上提到的植入的 P基极区域的大量驱动对在制造工艺中的总热预算具有影响。此类预算常常处于其极限，且在对集成组件的功能性不具有影响的情况下，不允许额外热能。因此，改变现有热预算常常并非可用的选项。因此，存在对允许在制造工艺中将功率晶体管与现有集成结构组合而不改变热预算或不超出热预算的制造工艺的需要。
技术实现思路
根据实施例，一种用于制造金属氧化物半导体场效应晶体管(MOSFET)的方法可包括以下步骤:将所述MOSFET的基极区域植入于半导体芯片的外延层内，所述半导体芯片包括用作遮蔽元件的绝缘栅极结构，其中植入束相对于所述半导体芯片的垂直轴线成角度，使得所述基极区域在所述栅极下充分地延伸以形成功率M0SFET。根据再一实施例，所述植入束可按大于10度且小于50度的角度相对于所述半导体芯片的垂直轴线成角度。根据再一实施例，可在用于在所述半导体芯片中形成多个集成装置和所述MOSFET的单一制造工艺内形成所述M0SFET。根据再一实施例，所述多个装置可形成控制所述MOSFET的微控制器。根据再一实施例，所述多个装置可形成控制所述MOSFET 的脉宽调制器。根据再一实施例，可在所述制造工艺期间形成至少两个M0SFET，且第一 MOSFET的漏极连接到第二 MOSFET的源极。根据再一实施例，可在所述制造工艺期间形成多个MOSFET，且所述多个MOSFET经互连以形成H形桥。根据再一实施例，可在所述植入步骤期间使所述半导体芯片围绕所述垂直轴线旋转。根据再一实施例，可在所述植入步骤期间使有角度的植入源旋转。根据再一实施例，所述基极区域可形成于所述栅极的一侧上，且所述方法进一步包括在通过所述植入步骤植入的所述基极区域内形成源极区域。根据再一实施例，所述基极MOSFET可形成于通过周围场氧化物界定的区内。根据再一实施例，所述方法可进一步包括在所述植入步骤前形成埋入层的步骤。根据再一实施例，所述衬底可为N+ 衬底。根据再一实施例，所述衬底可为P型衬底，且所述埋入层为N+埋入层。根据再一实施例，所述外延层可为包括选择性N掺杂区域的低掺杂P型硅层。根据再一实施例，所述方法可进一步包括在所述栅极的另一侧上形成从顶表面延伸到所述外延层内的漏极区域。根据再一实施例，所述方法可进一步包括在所述外延层内形成多个晶体管单元(transistor cell)，以及形成金属层以互连所述多个晶体管单元的所述栅极、漏极区域和源极区域。根据再一实施例，可通过在所述植入步骤期间围绕所述垂直轴线旋转所述半导体芯片而相对于所述栅极形成右和左基极区域，且所述方法进一步包括分别在所述右基极区域和所述左基极区域内形成右和左源极区域的步骤。根据再一实施例，所述方法可进一步包括在所述半导体芯片的背面上形成漏极区域。根据再一实施例，所述方法可进一步包括在所述左基极区域与所述右基极区域之间形成轻掺杂的漏极区。根据再一实施例，所述方法可进一步包括在所述外延层内形成多个晶体管单元，以及形成金属层以互连所述多个晶体管单元的所述栅极与所述源极区域。附图说明图1展示根据实施例制造的横向功率MOS-FET的实施例；图2展示根据另一实施例制造的垂直功率MOS-FET的实施例；图3A到图3C展示用于图1中展示的实施例的某些制造步骤；图4A到图4B展示用于图2中展示的实施例的某些制造步骤；图5展示根据各种实施例制造的功率晶体管的截面；图6A到图6B示意性地展示结合微控制器的根据各种实施例制造的两个功率晶体管的集成；以及图7展示用于在半导体层中形成功率晶体管的常规方法。具体实施方式·图1展示可根据各种实施例制造的横向功率MOS-FET的截面图。根据实施例，P型衬底110可具有埋入N+层120，在所述埋入N+层120的顶部上，低掺杂(45欧姆/厘米) 的P型硅层形成外延层。此结构可进一步在外延层内具有N掺杂的选择性区域130，所述N 掺杂的选择性区域130可提供对装置形成和一致性的更好控制。然而，根据其它实施例，提供N+掺杂衬底110，在所述N+掺杂衬底110的顶部上， 形成N-外延层130以用于产生高电压功率晶体管。在外延层130与衬底110之间可存在 N掺杂的埋入层(NBL) 120(与以上提到的实施例中类似)，用于形成阱或使晶体管与形成于外延层130内的其它装置绝缘。可使用其它衬底-外延层结构(具体来说，具有或不具有埋入层)。为了将晶体管与其它结构分开，根据其它实施例，也可形成左场氧化物140和右场氧化物145。在作用区(例如，通过左场氧化物140和右场氧化物145界定、从顶部到在右侧 (如图1中所示)的外延层130内的区)内，延伸有P掺杂的基极区域150，在所述P掺杂的基极区域150内形成源极区域160。P基极150与源极区域160通过接触区155和互连金属层165连接。漏极区域170毗连场氧化物145而形成于左侧。在将形成沟道的漏极区域170与源极区域160之间的区由绝缘的多晶硅栅极180覆盖。栅极180和漏极170分别与相应金属层185和175连接。通过施加到源极、漏极和栅极的适当电压，可在源极区域与外延层130之间于P基极150内形成沟道，从而允许电流从源极流到漏极。为此，P基极必须在多晶硅栅极180下延伸足够远。根据各种实施例，可通过有角度的植入以及产生高得多的热预算工艺的等效P基极区域的“标准”现有热扩散步骤而形成此P基极区域，而不改变热预算，如以下将更详细地解释。图2展示可根据各种实施例制造的垂直功率MOS-FET的截面图。再次，提供N+掺杂衬底215，在所述N+掺杂衬底215之上形成N-外延层210，用于产生高电压功率晶体管。 如上所提到，可使用其它衬底-外延层结构。从顶部到外延层210内，形成有N+掺杂的左和右源极区域230，每一源极区域230由形成晶体管的P基极的P本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.11.19 US 61/415,464;2011.11.03 US 13/288,1481.一种用于制造金属氧化物半导体场效应晶体管MOSFET的方法，其包括以下步骤:将所述MOSFET的基极区域植入于半导体芯片的外延层内，所述半导体芯片包括用作遮蔽元件的绝缘栅极结构，其中植入束相对于所述半导体芯片的垂直轴线成角度，使得所述基极区域在所述栅极下充分地延伸以形成功率M0SFET。2.根据权利要求1所述的方法，其中所述植入束以大于10度且小于50度的角度相对于所述半导体芯片的垂直轴线成角度。3.根据权利要求1所述的方法，其中在用于在所述半导体芯片中形成多个集成装置和所述MOSFET的单一制造工艺内形成所述M0SFET。4.根据权利要求3所述的方法，其中所述多个装置形成控制所述MOSFET的微控制器。5.根据权利要求3所述的方法，其中所述多个装置形成控制所述MOSFET的脉宽调制器。6.根据权利要求3所述的方法，其中在所述制造工艺期间形成至少两个M0SFET，且第一 MOSFET的漏极连接到第二 MOSFET的源极。7.根据权利要求3所述的方法，其中在所述制造工艺期间形成多个M0SFET，且所述多个MOSFET经互连以形成H形桥。8.根据权利要求1所述的方法，其中在所述植入步骤期间使所述半导体芯片围绕所述垂直轴线旋转。9.根据权利要求1所述的方法，其中在所述植入步骤期间使有角度的植入源旋转。10.根据权利要...

【专利技术属性】
技术研发人员：罗恩·S·布雷思韦特，格雷戈里·迪克斯，哈罗德·克兰，
申请(专利权)人：密克罗奇普技术公司，
类型：
国别省市：