存储器储存装置及其存储器控制器与数据写入方法制造方法及图纸

本发明专利技术公开了一种存储器储存装置及其存储器控制器与数据写入方法，其中存储器储存装置，包括连接器、可复写式非易失性存储器模组、第二暂存存储器以及具有第一暂存存储器的存储器控制器。存储器控制器用以接收写入指令与写入数据，并将写入数据暂存至第一暂存存储器。存储器控制器还将写入数据复制到第二暂存存储器中且根据写入指令将写入数据写入至可复写式非易失性存储器模组中。此外，存储器控制器还用以判断在执行此写入指令时是否发生程序错误，若发生程序错误，则从第二暂存存储器中读取写入数据，重新执行此写入指令。藉此，存储器储存装置的写入速度可有效地被提升。

【技术实现步骤摘要】

本专利技术涉及一种存储器储存装置，尤其涉及一种能够有效地提升写入速度的存储器储存装置、存储器控制器与数据写入方法。
技术介绍
数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对储存媒体的需求也急速增加。由于可复写式非易失性存储器(rewritable non-volatile memory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记型电脑。固态硬盘就是一种以快闪存储器作为储存媒体的存储器储存装置。因此，近年快闪存储器产业成为电子产业中相当热门的一环。若存储器储存装置是以可复写式挥发性存储器作为储存媒体，当有数据写入至可复写式挥发性存储器时，可复写式挥发性存储器可能会发生程序错误，使得数据并没有成功地被写入。因此，一个存储器储存装置中通常会配置至少一个暂存存储器。此暂存存储器可以用来暂存欲写入存储器储存装置的数据。也就是说，每一笔欲写入至存储器储存装置的数据都需要先暂存至此暂存存储器，并且之后再从从暂存存储器中将欲写入的数据写入至可复写式挥发性存储器中。由于对于一笔写入数据来说，都需要对暂存存储器进行暂存与读取两个动作。因此，当暂存存储器的传输频宽不够大时，相对于分配给写入操作的频宽就会相对较少。此外，当数据被暂存至暂存存储器后，存储器储存装置的控制电路就会向主机传送已完成指令的讯息，以便接收下一个指令与数据。当将数据写入至可复写式挥发性存储器时，可能会发生程序错误(program fail)，使得数据并没有成功地被写入。因此，存储器储存装置的控制电路会需要从暂存存储器中将为成功写入的数据再次写入(亦称为重写)至可复写式挥发性存储器中。因此，在存储器储存装置中所配置的暂存存储器必须足够大来暂存数据，以避免无法进行重写。基于上述，为了提升写入速度，使用频宽较大的暂存存储器是需要的。然而，为了考量上述重写的需求，必须使用大容量的暂存存储器。对于频宽较大的暂存存储器来说，每存储单位的成本较高。因此，如何能够在降低制造成本下，又具有适当容量的暂存存储器及具有适当的存储器频宽，为此领域技术人员所关心的议题。
技术实现思路
本专利技术实施例提供一种，其可有效地提升存储器储存装置的写入速度。本专利技术一实施例提供一种存储器储存装置，包括连接器、可复写式非易失性存储器模组、存储器控制器与第二暂存存储器。连接器是用以电性连接至主机系统。存储器控制器是电性连接至连接器与可复写式非易失性存储器模组，并且具有第一暂存存储器，其中第一暂存存储器具有一写入数据暂存区。第二暂存存储器是电性连接第一暂存存储器，其中第二暂存存储器的传输频宽低于第一暂存存储器的传输频宽。存储器控制器用以从主机系统中接收到对应写入指令的写入数据，并且将写入数据暂存至写入数据暂存区。存储器控制器还用以从写入数据暂存区中将写入数据复制到第二暂存存储器中，并且根据写入指令从写入数据暂存区中将写入数据写入至可复写式非易失性存储器模组中。此外，存储器控制器在将写入数据写入至可复写式非易失性存储器模组中之后判断是否发生程序错误。若发生程序错误时，则存储器控制器还用以从第二暂存存储器中读取写入数据，并根据写入指令将写入数据写入至可复写式非易失性存储器模组中。在本专利技术的一实施例中，上述存储器控制器还用以从主机系统接收读取指令，并判断第二暂存存储器是否储存有对应读取指令的读取数据。若第二暂存存储器储存有对应读取指令的读取数据时，则存储器控制器从第二暂存存储器中读取此读取数据并将此读取数据传送至主机系统以回应上述读取指令。在本专利技术的一实施例中，上述第二暂存存储器是配置在存储器控制器中或者配置在存储器控制器的外部。在本专利技术的一实施例中，上述第一暂存存储器为静态随机存取存储器(staticrandom access memory, SRAM)。在本专利技术的一实施例中，上述第二暂存存储器为同步动态随机存取存储器(synchronous dynamic random access memory, SDRAM)。在本专利技术的一实施例中，上述第二暂存存储器的容量大于第一暂存存储器的容量。在本专利技术的一实施例中，上述第二暂存存储器的容量为第一暂存存储器的容量的8倍。在本专利技术的一实施例中，上述第二暂存存储器的传输频宽是应用于单一操作程序，而上述第一暂存存储器的传输频宽可同时分享于多个操作程序。以另外一个角度来说，本专利技术一实施例提供一种数据写入方法，用于一存储器储存装置。此存储器储存装置具有第二暂存存储器、存储器控制器以及可复写式非易失性存储器模组，其中第一暂存存储器配置在存储器控制器中并且第一暂存存储器的传输频宽大于第二暂存存储器的传输频宽。本数据写入方法包括从主机系统接收写入指令与对应写入指令的写入数据并且将写入数据暂存至第一暂存存储器的写入数据暂存区中。本数据写入方法也包括从写入数据暂存区中将写入数据复制到第二暂存存储器中，并且根据写入指令从写入数据暂存区中将写入数据写入至可复写式非易失性存储器模组中。此写入方法还包括:在将写入数据写入至可复写式非易失性存储器模组中之后判断是否发生程序错误；以及，若发生程序错误时，则从第二暂存存储器中读取写入数据，并根据写入指令将写入数据写入至可复写式非易失性存储器模组中。在本专利技术的一实施例中，上述数据写入方法还包括:从主机系统接收读取指令；判断第二暂存存储器是否储存有对读取指令的读取数据；以及若第二暂存存储器储存有对应读取指令的读取数据，则从第二暂存存储器中读取对应的读取数据并将此读取数据传送至主机系统以回应读取指令。以另外一个角度来说，本专利技术一实施例提供一种存储器控制器，用于控制可复写式非易失性存储器模组。存储器控制器包括主机接口、存储器接口、存储器管理电路与第一暂存存储器。主机接口是用以电性连接至主机系统。存储器接口是用以电性连接至可复写式非易失性存储器模组。存储器管理电路是电性连接至主机接口与存储器接口。第一暂存存储器是电性连接至存储器管理电路，并且具有一写入数据暂存区。其中，存储器管理电路用以从主机系统中接收到对应写入指令的写入数据，并且将写入数据暂存至写入数据暂存区。存储器管理电路还用以从写入数据暂存区中根据写入指令将写入数据写入至可复写式非易失性存储器模组中。存储器管理电路还用以从写入数据暂存区中将写入数据复制到第二暂存存储器中，其中第一暂存存储器的传输频宽高于第二暂存存储器的传输频宽。存储器管理电路还用以在将写入数据写入至可复写式非易失性存储器模组中的后判断是否发生程序错误。若发生程序错误时，则存储器管理电路还用以从第二暂存存储器中读取写入数据，并根据写入指令将写入数据写入至可复写式非易失性存储器模组中。在本专利技术的一实施例中，上述存储器管理电路还用以从主机系统接收读取指令，并判断第二暂存存储器是否储存有对应读取指令的读取数据。若第二暂存存储器储存有对应读取指令的读取数据，则存储器管理电路从第二暂存存储器中读取读取数据并将读取数据传送至主机系统以回应读取指令。基于上述，本专利技术提出的存储器储存装置、写入方法与存储器控制器，能够将存储器控制器中的第一暂存存储器作为缓冲区，而第二暂存存储器的传输频宽全都作为写入数据时的传输频宽。因此，可以有效的使用第二暂存存储器的传输频宽，进而提升存储器储存装本文档来自技高网...

【技术保护点】
一种存储器储存装置，包括：一连接器，用以电性连接至一主机系统；一可复写式非易失性存储器模组；一存储器控制器，电性连接至该连接器与该可复写式非易失性存储器模组，其中该存储器控制器包括一第一暂存存储器，且该第一暂存存储器包括一写入数据暂存区；以及一第二暂存存储器，电性连接该第一暂存存储器，其中该第二暂存存储器的一传输频宽低于该第一暂存存储器的一传输频宽，其中该存储器控制器用以从该主机系统中接收到对应至少一写入指令的至少一写入数据，并且将该至少一写入数据暂存至该写入数据暂存区，其中该存储器控制器还用以从该写入数据暂存区中根据该至少一写入指令将该至少一写入数据写入至该可复写式非易失性存储器模组中，其中该存储器控制器还用以从该写入数据暂存区中将该至少一写入数据复制到该第二暂存存储器中，其中该存储器控制器还用以在将该至少一写入数据写入至该可复写式非易失性存储器模组中之后判断是否发生一程序错误，其中若发生该程序错误时，则该存储器控制器还用以从该第二暂存存储器中读取该至少一写入数据，并根据该至少一写入指令将该至少一写入数据写入至该可复写式非易失性存储器模组中。

【技术特征摘要】

【专利技术属性】
技术研发人员：叶志刚，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：