半导体器件的制造方法技术

一种半导体器件的制造方法，包括：提供衬底，在所述衬底上形成低K介质层；通过等离子增强化学气相沉积工艺在所述低K介质层上沉积粘附层；在所述粘附层上形成含有掩模图形的掩模层；以含有掩模图形的掩模层为掩模对所述粘附层和低K介质层进行刻蚀，形成沟槽；对所述沟槽进行清洗。本发明专利技术通过等离子增强化学气相沉积工艺在低K介质层上沉积致密性良好粘附层，改善了低K介质层与后续形成的掩模层之间的粘附性；同时，在后续沟槽湿洗工艺中，所述粘附层与低K介质层被沟槽湿洗工艺中化学溶液的腐蚀速率接近，防止底切现象，提高所制造半导体器件的良率。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体的，本专利技术涉及一种。
技术介绍
随着半导体技术的发展,集成电路向着高集成度的方向发展。高集成度的要求使半导体器件的线宽越来越小，线宽的减小对集成电路的形成工艺提出了更高的要求。半导体器件通常由多层金属层、多层介质层形成，所述多层金属层由设置于介质层中的插塞实现金属层之间的电连接，随着线宽的减小，现在介质层多采用介电常数小于3的低介电常数(K)的介质材料。现有技术在形成低K介质层之后，还会在低K介质层上形成硬掩模层，所述硬掩模层形成于所述低K介质层的顶部，防止低K介质层与化学溶液发生反应。具体地，参考图1至图4示出了现有技术半导体器件制造方法形成的半导体器件一实施例的侧面示意图。如图1所示，提供衬底(图未示)，在衬底上依次形成铜阻挡层11、低K介质层12。如图2所示，通过氧等离子体对低K介质层12的表面进行轰击，去除低K介质层12表面的杂质，从而使低K介质层12表面较为整洁，提高了低K介质层12与后续形成的硬掩模层之间的粘附性。如图3所示，在低K介质层12的表面上形成硬掩模层14，所述硬掩模层14的材质为以正硅酸乙酯(TEOS)为反应物形成的氧化硅。如图4所示，通过稀释的氢氟酸对半导体结构进行清洗。然而，在所述清洗步骤中，低K介质层12和硬掩模层14交界面的端部会形成一个缺口 15，称为底切(undercut)现象。所述底切的形成容易影响半导体器件的性能，降低半导体器件的良率。更多的防止底切现象的半导体制造方法的技术可以参考公告号为CN100353530C的中国专利。
技术实现思路
本专利技术解决的技术问题是提供一种防止底切现象的。为了解决上述问题，本专利技术提供一种，包括:提供衬底，在所述衬底上形成低K介质层；通过等离子增强化学气相沉积工艺在所述低K介质层上沉积粘附层；在所述粘附层上形成含有掩模图形的掩模层；以含有掩模图形的掩模层为掩模对所述粘附层和低K介质层进行刻蚀，形成沟槽；对所述沟槽进行清洗。可选的，所述粘附层的厚度在20 200A的范围内。可选的，所述粘附层为氧化硅。可选的，沉积所述粘附层采用02、SiH4及He，O2的流量在50 lOOOsccm范围内，SiHJA流量在50 IOOOsccm范围内，He的流量在50 IOOOsccm范围内，反应室温度在300 400°C范围内，反应室压强在I 7Torr范围内，射频源功率在450 550W范围内。可选的，对所述沟槽进行清洗的步骤包括:通过氢氟酸溶液对沟槽进行清洗。可选的，所述氢氟酸溶液中水和氢氟酸的体积比在300: I 1000: I范围内。可选的，所述提供衬底，在所述衬底上形成低K介质层的步骤包括:在提供衬底之后，形成低K介质层之前，在衬底上形成阻挡层。可选的，所述阻挡层为铜阻挡层或铝阻挡层。可选的，所述阻挡层为铜阻挡层，所述铜阻挡层为氮化硅。可选的，在所述粘附层上形成含有掩模图形的掩模层的步骤包括:在所述粘附层上形成掩模层；在所述掩模层上形成光刻胶层；图形化所述光刻胶，形成光刻胶图形；以所述光刻胶图形为掩模图形化所述掩模层，形成掩模图形。与现有技术相比，本专利技术具有以下优点:本专利技术通过等离子增强化学气相沉积工艺在低K介质层上沉积的粘附层致密性良好，有效改善了低K介质层与后续形成的掩模层之间的粘附性，由于不必再通过对低K介质层表面进行氧等离子轰击来改善低K介质层与后续硬掩模层之间的粘附性，使得沟槽湿洗工艺中化学溶液对粘附层和低K介质层的腐蚀速率接近，防止底切现象，提高所制造半导体器件的良率。附图说明图1至图4是现有技术半导体器件制造方法形成的半导体器件一实施例的侧面示意图；图5是本专利技术半导体器件制造方法一实施方式的流程示意图；图6至图10是本专利技术半导体器件制造方法形成的半导体器件一实施例的侧面示意图。具体实施例方式在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，所述示意图只是实例，其在此不应限制本专利技术保护的范围。常见的低K介质层包括由Si (硅)、C (碳)、0 (氧)、H(氢)四种原子组成的SiCOH介质。本专利技术的申请人发现在通过氧等离子体对低K介质层表面进行轰击时，位于低K介质层表面的SiCOH介质会和氧发生反应，具体地，SiCOH介质中的C与氧发生反应而从低K介质层表面脱离，从而在低K介质层表面处形成SiOH介质。而在清洗过程中，由于清洗溶液对不含C原子的SiOH介质的腐蚀速率远大于其对SiCOH的腐蚀速率，并且清洗溶液对SiOH介质的腐蚀速率远大于其对氧化硅硬掩模层的腐蚀速率，因此低K介质层与氧化硅硬掩模层交界面端部的SiOH介质被很快地腐蚀，从而在低K介质层表面和氧化硅硬掩模层之间形成缺口，进而造成了底切现象。为了解决现有技术的问题，本专利技术提供一种，包括:提供衬底，在所述衬底上形成低K介质层；通过等离子增强化学气相沉积工艺在所述低K介质层上沉积粘附层；在所述粘附层上形成含有掩模图形的掩模层；以含有掩模图形的掩模层为掩模对所述粘附层和低K介质层进行刻蚀，形成沟槽；对所述沟槽进行清洗。本专利技术通过在低K介质层表面沉积致密性良好的粘附层来改善低K介质层与后续形成的掩模层的粘附性。另外，由于不必再通过对低K介质层表面进行氧等离子轰击来改善低K介质层与后续硬掩模层之间的粘附性，在后续对沟槽的湿洗过程中，湿洗溶液对利用本专利技术沉积的粘附层以及位于粘附层下的低K介质层的腐蚀速率接近，防止底切现象，提高了所制造半导体器件的良率。参考图5，示出了本专利技术半导体器件制造方法一实施方式的流程示意图。所述制造方法大致包括以下步骤:步骤SI，提供衬底，在所述衬底上依次形成金属阻挡层、低K介质层；步骤S2，通过等离子增强化学气相沉积工艺在所述低K介质层上沉积粘附层；步骤S3，在所述粘附层上形成含有掩模图形的掩模层；步骤S4，以含有掩模图形的掩模层为掩模对所述粘附层、低K介质层和金属阻挡层进行刻蚀，形成沟槽；步骤S5，对所述沟槽进行清洗。下面结合附图和具体实施例对本专利技术的技术方案做进一步说明。图6至图10是本专利技术半导体器件制造方法形成的半导体器件一实施例的侧面示意图。如图6所示，执行步骤SI，提供衬底20，所述衬底20可以是硅或者硅锗，所述衬底20中可以包括MOS管等器件，还可以包括用于实现电连接的金属导线。在所述衬底20上依次形成金属阻挡层21和低K介质层22。所述金属阻挡层21用于防止金属扩散，例如，所述金属阻挡层21可以是铜阻挡层或铝阻挡层，需要说明的是，本实施例中，所述金属阻挡层21为铜阻挡层，用于防止位于金属阻挡层21上方的铜质金属导线的扩散，所述铜阻挡层的材料可以为氮化硅，所述铜阻挡层的厚度在150 500A的范围内。但是本专利技术并不限制于此。所述低K介质层22由S1、C、O、H四种原子组成，为SiCOH介质层。具体地，可以通过化学气相沉积(CVD, Chemical Vapor Deposition)的方法形成所述SiCOH介质层,所述低K介质层22的厚度在1200 3000A范围内。如图7所示，执行步本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：提供衬底，在所述衬底上形成低K介质层；通过等离子增强化学气相沉积工艺在所述低K介质层上形成粘附层；在所述粘附层上形成含有掩模图形的掩模层；以含有掩模图形的掩模层为掩模对所述粘附层和低K介质层进行刻蚀，形成沟槽；对所述沟槽进行清洗。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括: 提供衬底，在所述衬底上形成低K介质层； 通过等离子增强化学气相沉积工艺在所述低K介质层上形成粘附层； 在所述粘附层上形成含有掩模图形的掩模层； 以含有掩模图形的掩模层为掩模对所述粘附层和低K介质层进行刻蚀，形成沟槽； 对所述沟槽进行清洗。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述粘附层的厚度在20 200A的范围内。3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述粘附层为氧化硅。4.如权利要求3所述的半导体器件的制造方法，其特征在于，沉积所述粘附层采用02、SiH4及He，O2的流量在50 IOOOsccm范围内，SiH4的流量在50 IOOOsccm范围内，He的流量在50 IOOOsccm范围内，反应室温度在300 400°C范围内，反应室压强在I 7Torr范围内，射频源功率在450 550W范围内。5.如权利要求1所述的半导体...

【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：