等离子体介导灰化工艺制造技术

一种用于从衬底上去除光致抗蚀剂、聚合物和/或残留物的等离子体灰化方法，其包括将包含光致抗蚀剂、聚合物和/或残留物的衬底放入反应室；从包含氧气（O2）和/或含氧气体的气体混合物产生等离子体；抑制和/或减少等离子体中的快速扩散物质；以及将衬底暴露于等离子体以选择性地从该衬底去除该光致抗蚀剂、聚合物和/或残留物，其中该等离子体基本无快速扩散物质。

【技术实现步骤摘要】
【国外来华专利技术】等离子体介导灰化工艺 相关申请的交叉引用 本申请是于2010年7月27日申请的美国非临时专利申请序列号N0.12/844，193和于2008年11月21日申请的美国非临时申请序列号N0.12/275，394的延续的部分，并要求两者的权益，该两者的全部内容通过引用并入本文。
技术介绍
本专利技术总体涉及等离子体介导灰化工艺，其能够有效地从半导体衬底去除有机材料，同时在处理过程中能够减少衬底氧化和/或侵蚀，并且更具体地，涉及其中等离子体基本无快速扩散物质的等离子体介导灰化工艺。集成电路制造工艺通常可分为前工序生产线(FEOL)和后工序生产线(BEOL)处理。FEOL工艺集中于制造组成集成电路的不同器件，而BEOL工艺通常集中于形成集成电路的不同的器件之间的金属互连。对于FEOL工艺，调查国际半导体技术蓝图(ITRS)揭示了在包括等离子体灰化的一些关键领域中由未来的器件所面临的关键的性能挑战。例如，等离子体灰化项目的蓝图针对45纳米(nm)代的硅损失要不大于0.4埃每清洗步骤，且针对32纳米代的硅损失要不大于0.3埃。通常情况下，在光致抗蚀剂去除工艺中将敏感的衬底材料(如用很浅的掺杂物注入的娃、SiGe,高k电介质、金属栅(gate)等)暴露,且这些材料会在光致抗蚀剂去除工艺过程中损坏。衬底损伤可通常以衬底侵蚀(例如，由蚀刻、溅射、和类似工艺引起的衬底的部分的物理去除，例如，硅损失)、衬底氧化、掺杂物漂白/浓度改变、或者其组合的形式。由于这些变化将改变衬底的电气、化学和物理性能，因此这些改变是不合乎期望的。此外，形成在下伏层中的图案化的轮廓中的小偏差会不利地影响最终的集成电路的器件性能、产率和可靠性。例如，在源极和漏极注入应用中，在进行高剂量注入之前，在源区和漏区在硅衬底上形成图案化的光致抗蚀剂层。在高剂量注入工艺过程中，光致抗蚀剂经受相对高能量的离子的作用，该相对高能量的离子在约等于或稍大于该离子的范围的深度诱导光致抗蚀剂中的交联反应。这种交联反应和因而产生的氢损失产生光致抗蚀剂层的硬化的上部，通常称为硬壳。硬壳的物理和化学性质根据注入条件变化，且通常比下伏的非交联的光致抗蚀剂更耐等离子体介导灰化工艺。正因为如此，需要更具腐蚀性的等离子体化学物质以去除抗蚀剂。同时，然而非常浅的结深要求在抗蚀剂去除工艺中的非常高的选择比。在高剂量的离子注入剥离过程中必须避免从源极/漏极区的硅损失或硅氧化。例如，过量的硅损失可以有害地改变在给定的施加电压下的电流饱和以及导致寄生漏电流，因而减小的结深度有害地改变该器件的电气功能。当前的等离子体介导灰化工艺通常不适合于这种类型的应用。常规的FEOL等离子体介导剥离工艺是典型的基于氧(O2)的工艺，随后是湿法清洁步骤。然而，基于氧的等离子体工艺可以导致显著数量的衬底表面氧化，通常约10埃或更厚。例如，硅或硅-锗的等离子体氧化速率由通过生长表面氧化物的氧化物质的扩散速率来确定。由于扩散时间与氧化层的厚度成正比，且氧化物的厚度与氧化速率成正比地增长，生长的氧化物的厚度与等离子体暴露时间的平方根成正比。本领域的技术人员将其称为抛物线生长，并且可以由下面的方程表示:x2+ax=b (t) 其中:x=氧化层厚度，t=时间，B=抛物线速率常数，和A/B=线性速率常数。由于硅损失通常公知为由用于等离子体光致抗蚀剂剥离工艺的硅表面氧化主导，所以许多人认为对先进逻辑器件的32纳米及更高级的技术结点，使用基于氧(O2)的等离子体灰化工艺是不可接受的，这些技术要求几乎是“零”的衬底损失以及引入对表面氧化非常敏感的新材料，如嵌入式SiGe源/漏极、高-k栅介质、金属栅和NiSi接触件。对于常规的等离子体灰化，抛物线速率常数可以高达50埃2/秒，因此在仅仅几秒钟的暴露时间中会发生显著的氧化物生长。同样，已经发现，常规的含氟等离子体工艺，除了导致不可接受的衬底损失，通常还导致掺杂物漂白。其他FEOL等离子体灰化工艺使用还原性化学物，如合成气体(N2/H2)，其在涉及衬底氧化方面提供了良好的结果，但由于其较低的光致抗蚀剂去除速率因而具有产率问题。此外，经常发现基于氢的等离子体引起掺杂物分布改变，这有害地影响了器件的电气性能。因此，对于先进的设计规则，现有的等离子体介导灰化工艺通常被认为在FEOL工艺流程中不适合用于去除光致抗蚀剂。因此，湿化学去除光致抗蚀剂已备受关注，其原因是对于这些设计规则，例如衬底损失、掺杂物漂白等被视为与等离子体介导灰化工艺相关的无法克服的问题。如将在本文中证明的，申请人已经发现适合于先进的设计规则的可行的等离子体介导剥离工艺，其提供最少的衬底损失、最少的掺杂物漂白等。重要的是要注意灰化工艺与蚀刻工艺显著不同。虽然这两种工艺均可以是等离子体介导的，但蚀刻工艺的显著不同之处在于选择等离子体化学物以通过经由光致抗蚀剂掩模中的开口去除衬底表面的部分永久地将图像转移到衬底。蚀刻等离子体通常将衬底暴露于在低温和低压强(约毫乇)的高能量的离子轰击以物理去除衬底的选定部分。此外，衬底的暴露于离子的选定部 分通常以大于光致抗蚀剂掩模的去除速率的速率去除。相比而言，灰化工艺通常涉及去除光致抗蚀剂掩模和在蚀刻过程中形成的任何聚合物或残留物。灰化等离子体化学物质与蚀刻化学物质相比侵蚀性小得多，且通常被选择以远远大于下伏衬底的去除速率的速率去除光致抗蚀剂掩模层。此外，大多数灰化工艺加热衬底以进一步提高等离子体的反应性和晶片产率，并在相对较高的压强(乇数量级)下进行。因此，蚀刻工艺和灰化工艺针对非常不同的目的的光致抗蚀剂和聚合物材料的去除，并且它们需要完全不同的等离子体化学物和工艺。成功的灰化工艺不用于永久地将图像转移到衬底。相反，成功的灰化工艺由下述因素限定:光致抗蚀剂、聚合物、和/或残留物去除速率，以及不影响或去除例如衬底、氧化物和氮化物隔离物、低k介电材料等下伏层。根据上述情况，由于先进设计规则的需要，特别是涉及在高剂量的离子注入处理后的光致抗蚀剂的去除，在本领域中需要一种去除光致抗蚀剂的可行的解决方案。
技术实现思路
在一种实施方式中，一种用于从衬底上去除光致抗蚀剂、聚合物和/或残留物的等离子体灰化方法，其包括将包含光致抗蚀剂、聚合物和/或残留物的衬底放入反应室；从包含氧气(O2)和/或含氧气体的气体混合物产生等离子体；抑制和/或减少等离子体中的快速扩散物质；以及将衬底暴露于等离子体以选择性地从该衬底去除光致抗蚀剂、聚合物和/或残留物，其中该等离子体基本无快速扩散物质。在另一种实施方式中，一种从衬底灰化有机物质的方法,其包括从包含氧气(O2)和/或含氧气体的气体混合物产生等离子体；结合等离子体和原子氧净化气体；将其上具有该有机物质的衬底暴露于等离子体；以及选择性地从衬底去除该有机物质。在又一实施方式中，一种用于从衬底上灰化光致抗蚀剂、聚合物和/或残留物的等离子体装置，该装置包括用于产生等离子体的等离子体产生部件，其中，该等离子体被配置为基本上无快速扩散的氧化物质并从含氧气体和原子氧净化气体的气体混合物中形成；与该等离子体产生部件流体连通的处理室，所述处理室容纳该衬底。在又一实施方式中，一种用于从衬底上灰化光致抗蚀剂、聚合物和/或残留物的等离子体装置，其包括用于产生等离子体的等离子体产生部件，其中，该本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：伊凡·贝里，罗世坚，卡洛·沃尔德弗里德，奥兰多·埃斯科尔西亚，
申请(专利权)人：朗姆研究公司，
类型：
国别省市：