半导体器件的应变结构制造技术

本发明专利技术公开了一种半导体器件的应变结构。半导体器件的示例性结构包括具有主表面的衬底；在衬底的主表面上的栅极堆叠件；设置在栅极堆叠件一侧的浅沟槽隔离件(STI)；以及被应变结构填充的腔，该腔分布在栅极堆叠件和STI之间，其中腔包括一个由STI形成的侧壁，一个由衬底形成的侧壁和由衬底形成的底面，其中应变结构包括SiGe层和与STI的侧壁邻接的第一应变膜。

【技术实现步骤摘要】

本专利技术涉及集成电路的制造，尤其是，具有应变结构的半导体器件。
技术介绍
为了追求更高的器件密度、性能和更低的成本，半导体产业已经发展到纳米技术工艺节点，对制造和设计的挑战促使半导体器件的三维设计的发展，例如，鳍片场效应晶体管(FinFET器件)。一般FinFET器件的制造是由从衬底延伸出的薄垂直“鳍片”(或鳍片结构)制造而成，该薄垂直“鳍片”(或鳍片结构)是通过例如蚀刻除去衬底的硅层的一部分而形成。FinFET器件的沟道在该垂直的鳍片中形成。将栅极提供到鳍片的三个侧面(例如，包裹)的上方。在沟道的两侧上都具有栅极使得栅极从两侧控制沟道。FinFET的优势还包括减少短沟道效应和提闻的电流。然而，在进行互补金属氧化物半导体(CMOS)制造中实施此种部件和工艺具有挑战。例如，应变材料的非均匀分布导致施加在半导体器件的沟道区域的应变不均匀，从而增加了器件不稳定和/或器件故障的可能性。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种半导体器件，包括:衬底，所述衬底包括主表面；位于所述衬底的所述主表面上的栅极堆叠件；设置在所述栅极堆叠件一侧的浅沟槽隔离件(STI)，其中所述STI在所述衬底中；以及被应变结构填充的腔，所述腔分布在所述栅极堆叠件和所述STI之间，其中所述腔包括一个由所述STI形成的侧壁，一个由所述衬底形成的侧壁和由所述衬底形成的底面，其中，所述应变结构包括SiGe层和与所述STI的侧壁邻接的第一应变膜。在上述半导体器件中，其中，所述第一应变膜的宽度小于所述SiGe层的宽度。在上述半导体器件中，其中，所述SiGe层的宽度与所述第一应变膜的宽度的比值是5至100。在上述半导体器件中，其中，所述第一应变膜的厚度大于所述SiGe层的宽度。在上述半导体器件中，其中，所述第一应变膜的厚度小于所述SiGe层的宽度。在上述半导体器件中，其中，所述第一应变膜的厚度与所述SiGe层的厚度的比值是 0.8 至 1.2。在上述半导体器件中，其中，所述第一应变膜包括I1-VI半导体材料或II1-V半导体材料。在上述半导体器件中，其中，所述第一应变膜包括I1-VI半导体材料或II1-V半导体材料，其中，所述I1-VI半导体材料包括选自由ZnSe、ZnO、CdTe和ZnS组成的组的材料。在上述半导体器件中，其中，所述第一应变膜包括I1-VI半导体材料或II1-V半导体材料，其中，所述II1-V半导体材料包括选自由GaAs、InAs, InGaAs, AlAs, AlGaAs, InP、AlInP, InGaP, GaN, AlGaN, InN、InGaN, InSb、InGaAsSb, InGaAsN 和 InGaAsP 组成的组的材料。在上述半导体器件中，进一步包括位于所述STI上方的具有侧壁间隔件的伪栅极堆叠件，其中至少一部分所述第一应变膜位于所述侧壁间隔件的下方。在上述半导体器件中，其中，所述应变结构进一步包括位于所述衬底的所述侧壁上的第二应变膜。在上述半导体器件中，其中，所述应变结构进一步包括位于所述衬底的所述侧壁上的第二应变膜，其中，所述第二应变膜的宽度大致等于所述第一应变膜的宽度。在上述半导体器件中，其中，所述应变结构进一步包括位于所述衬底的所述侧壁上的第二应变膜，其中，所述第二应变膜的宽度小于所述第一应变膜的宽度。在上述半导体器件中，其中，所述应变结构进一步包括位于所述衬底的所述侧壁上的第二应变膜，其中，所述第二应变膜包括I1-VI半导体材料或II1-V半导体材料。根据本专利技术的又一方面，还提供了一种制造半导体器件的方法，包括:提供具有主表面的衬底；在所述衬底中形成浅沟槽隔离件(STI);在所述衬底的所述主表面上形成栅极堆叠件，其中所述STI设置在所述栅极堆叠件的一侧；形成分布在所述栅极堆叠件和所述STI之间的腔，其中所述腔包括一个由所述STI形成的侧壁，一个由所述衬底形成的侧壁和由所述衬底形成的底面；在所述腔中外延地生长(外延生长)应变膜；通过移除所述应变膜的第一部分直至暴露出所述衬底的底面以形成开口，其中所述应变膜的第二部分与STI侧壁邻接；以及在所述开口中外延生长SiGe层。在上述方法中，进一步包括:位于所述STI上方形成具有侧壁间隔件的伪栅极堆叠件；以及在所述侧壁间隔件的下方在所述STI中形成凹槽。在上述方法中，进一步包括:位于所述STI上方形成具有侧壁间隔件的伪栅极堆叠件；以及在所述侧壁间隔件的下方在所述STI中形成凹槽，其中，在所述STI中形成凹槽的步骤通过湿式蚀刻工艺实施。在上述方法中，进一步包括:位于所述STI上方形成具有侧壁间隔件的伪栅极堆叠件；以及在所述侧壁间隔件的下方在所述STI中形成凹槽，其中，在所述STI中形成凹槽的步骤通过湿式蚀刻工艺实施，其中，湿式蚀刻工艺在包含HF的溶液中进行。在上述方法中，其中，形成所述开口的步骤同时移除位于所述衬底的侧壁上的所述应变膜。在上述方法中，其中，形成所述开口的步骤并未将所述衬底的侧壁上的所述应变膜全部移除。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1是根据本专利技术的各个方面示出制造半导体器件的方法的流程图；图2和图3A至图6A根据本专利技术的各个方面示出具有应变结构的半导体器件在各个制造阶段的示意性截面图；以及图3B至图6B根据本专利技术的各个方面示出具有应变结构的半导体器件在各个制造阶段的示意性截面图。具体实施例方式据了解为了实施本专利技术的不同部件，以下公开提供了许多不同的实施例或示例。以下描述元件和布置的特定示例以简化本专利技术。当然这些仅仅是示例并不打算限定。例如，以下描述中第一部件形成在第二部件上方或上可包括其中第一和第二部件以直接接触形成的实施例，并且也可包括其中额外的部件形成插入到第一和第二部件中的实施例，使得第一和第二部件不直接接触。再者，本专利技术可在各个示例中重复参照数字和/或字母。该重复是为了简明和清楚，而且其本身没有规定所述各种实施例和/或结构之间的关系。另外，空间相对位置的术语，例如“在...下面”、“在...之下”、“下方”、“在...之上”、“上方”等是用于简化本专利技术中一个元件/部件和其他元件/部件在图中的关系。除了图中所示的方向之外，这些空间相对术语也用于表示应用或操作使用的部件的不同方位。例如，如果图中的器件翻转，被描述为“在另一元件/部件下面”、“在另一元件/部件之下”的元件的位置则变为在另一元件或部件的上方。因此，示例性术语“在...之下”可以表示上方和下方的方向。装置可以被转向其他方向(旋转90度或在其他方向上)，因此应该同样相应地理解本文使用的空间相对描述符。参看图1，图1根据本专利技术的各个方面示出了制造半导体器件的方法100的流程图。方法100从步骤102开始，其中提供具有主表面的衬底。方法100继续到步骤104，在衬底中形成浅沟槽隔离件(STI)。方法100继续到步骤106，在衬底的主表面上形成栅极堆叠件，其中STI设置在栅极堆叠件的一侧。方法100继续到步骤108，形成在栅极堆叠件和STI之间分布的腔，其中该腔包括一个由本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，所述衬底包括主表面；位于所述衬底的所述主表面上的栅极堆叠件；设置在所述栅极堆叠件一侧的浅沟槽隔离件(STI)，其中所述STI在所述衬底中；以及被应变结构填充的腔，所述腔分布在所述栅极堆叠件和所述STI之间，其中所述腔包括一个由所述STI形成的侧壁，一个由所述衬底形成的侧壁和由所述衬底形成的底面，其中，所述应变结构包括SiGe层和与所述STI的侧壁邻接的第一应变膜。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吴政宪，柯志欣，万幸仁，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：台湾;71