在p型场效应晶体管中，在基板的顶面的上方形成成对隔离件。沟道凹进腔包括在成对隔离件之间的基板顶面上中的凹部。栅叠层具有位于沟道凹进腔中的底部和在沟道凹进腔的外部延伸的顶部。源极/漏极(S/D)凹进腔具有在基板顶面以下的底表面和侧壁。(S/D)凹进腔具有在栅叠层以下延伸的部分。应力材料填充S/D凹进腔。
【技术实现步骤摘要】
本专利技术涉及集成电路制作，并且更具体地，涉及应变源极/漏极结构。
技术介绍
当通过多种技术节点按比例缩小诸如金属氧化物半导体场效应晶体管(MOSFET) 的半导体装置时，将高介电常数栅极介质层和金属栅电极层结合在MOSFET的栅叠层中以通过降低的特征尺寸来改善装置性能。另外，可以将利用选择生长的锗化硅(SiGe)的 MOSFET的源极/漏极(S/D)凹进腔的应变材料用于提高载流子迁移率。然而，在互补金属氧化物半导体(CMOS)制作中存在实现这种特征和处理的挑战。 当在装置之间的栅极长度和间隔减小时，加重了这些问题。例如，因为应变材料不能将给定应变量传送到P型场效应晶体管的沟道区域中，所以难以实现用于P型场效应晶体管的提高的载流子迁移率，从而增加了装置不稳定和/或装置故障的可能性。
技术实现思路
针对现有技术的缺陷，本专利技术提供了一种ρ型场效应晶体管，包括基板，具有顶面； 成对隔离件，在所述基板顶面的上方；沟道凹进腔，包括在所述成对隔离件之间的所述基板顶面中的凹部；栅叠层，具有位于所述沟道凹进腔中的底部和在所述沟道凹进腔外部延伸的顶部；源极/漏极(S/D)凹进腔，包括在所述基板顶面以下的底面和侧壁，其中，所述S/D凹进腔包括在所述栅叠层以下延伸的部分；应力材料，填充所述S/D凹进腔；以及源极/漏极(S/ D)外延，基本一致地围绕所述S/D凹进腔的所述底面和侧壁，其中，所述S/D外延包括设置在所述栅叠层和所述S/D凹进腔之间并且进一步在所述栅叠层以下延伸的部分。根据本专利技术所述的ρ型场效应晶体管，其中，所述沟道凹进腔具有底部和锥形侧壁。根据本专利技术所述的ρ型场效应晶体管，其中，所述沟道凹进腔具有弧形底部。根据本专利技术所述的ρ型场效应晶体管，其中，所述基板的所述顶面和所述沟道凹进腔的底面之间的高度在约2至12nm的范围内。根据本专利技术所述的P型场效应晶体管，其中，所述基板的所述顶面和所述S/D凹进腔的所述底面之间的高度在约30至60nm的范围内。根据本专利技术所述的P型场效应晶体管，其中，所述应力材料在所述基板的所述顶面上延伸。根据本专利技术所述的ρ型场效应晶体管，其中，所述应力材料不在所述基板的所述顶面上延伸。根据本专利技术所述的ρ型场效应晶体管，其中，所述应力材料包括SiGe。根据本专利技术所述的一种用于制作ρ型场效应晶体管的方法，所述方法包括将虚拟栅叠层设置在基板的上方；将所述基板凹陷以在所述基板中形成源极/漏极(S/D)凹进腔并且与所述虚拟栅叠层相邻；在所述S/D凹进腔中选择生长应力材料；进行热处理以形成一致围绕所述S/D凹进腔的源极/漏极(S/D)外延；去除所述虚拟栅叠层以形成暴露所述虚拟栅叠层下方的所述基板的开口 ；将在所述开口中暴露的所述基板凹陷以形成与所述 S/D凹进腔隔离的沟道凹进腔；以及在所述开口中形成栅叠层，所述栅叠层具有位于所述沟道凹进腔中的底部和在所述沟道凹进腔外部延伸的顶部。根据本专利技术所述的方法，其中，使用湿蚀刻工艺将基板凹陷以形成所述源极/漏极(S/D)凹进腔。根据本专利技术所述的方法，其中，所述湿蚀刻工艺包括使用包括TMAH的蚀刻溶液。根据本专利技术所述的方法，其中，所述湿蚀刻工艺包括使用包括KOH的蚀刻溶液。根据本专利技术所述的方法，其中，在约1150至1250°C的温度下进行所述热处理。根据本专利技术所述的方法，其中，在从约2ms至约15ms范围的时间段内进行所述热处理。根据本专利技术所述的方法，其中，使用快速热退火、表面退火、或者激光退火来进行所述热处理。根据本专利技术所述的方法，其中，使用湿蚀刻工艺将所述基板凹陷以形成所述沟道凹进腔。根据本专利技术所述的方法，其中，所述湿蚀刻工艺包括使用含TMAH的蚀刻溶液。根据本专利技术所述的方法，其中，所述湿蚀刻工艺包括使用含KOH的蚀刻溶液。根据本专利技术所述的方法，其中，使用干蚀刻工艺将所述基板凹陷以形成所述沟道凹进腔。根据本专利技术所述的方法，其中，使用C12、NF3以及SF6作为蚀刻气体在约40至60°C 的温度下进行所述干蚀刻工艺。附图说明当利用附图进行阅读时，根据以下详细描述更好地理解本专利技术。应该强调的是，根据工业中的标准实践，没有按比例绘制各种部分并且仅仅用于说明的目的。实际上，为了清楚的讨论，可以任意增加或减少各种部分的尺寸。图1为示出用于根据本专利技术的多种方面制作包括应变源极/漏极结构的ρ型场效应晶体管的方法的流程图；以及图2至图8B示出了根据本专利技术的多种方面在制作的多个阶段处的ρ型场效应晶体管的应变源极/漏极结构的示意性剖面图。具体实施例方式应该理解，以下公开为了实现本专利技术的不同特征提供了多个不同实施例，或者实例。下文中描述了组件和配置的具体实例以简化本专利技术。当然，仅为实例并且不是为了限制。例如，在以下描述中的在第二部件的上方或者在第二部件上形成第一部件可以包括直接接触形成第一部件和第二部件的实施例，并且还可以包括可以在第一部件和第二部件之间形成附加部件的实施例以使第一部件和第二部件可以不直接接触。而且，本专利技术可以在多个实例中重复参照数字和/或字母。该重复是为了简单和清楚并且实际上不是指定在讨论的各种实施例和/或配置之间的关系。为了简单和清楚，可以按不同比例任意绘制各种部件。另外，本专利技术基于“后栅极”金属栅极结构提供了实例。然而，本领域的技术人员可以承认其他结构的适用性和/或其他材料的使用。图1为示出用于根据本专利技术的多种方面制作包括应变源极/漏极结构的ρ型场效应晶体管200的方法100。图2至图8B示出了根据本专利技术的多种方面在制作的多个阶段处的P型场效应晶体管200的应变源极/漏极结构的示意性剖面图。图1的方法没有制作完整的P型场效应晶体管。因此，应该理解，可以在图1的方法100以前、期间、以及以后提供附加工艺，并且本文仅简短地描述了某些其他工艺。此外，为了更好地理解本专利技术的多个概念，简化了图2至图8B。例如，尽管附图示出了用于ρ型场效应晶体管200的应变源极 /漏极结构，但是应该理解，使用根据本专利技术的一个或者多个实施例的方法所制作的P型场效应晶体管可以为集成电路(IC)的一部分，该集成电路包括包括η型场效应晶体管、电阻器、电容器、电感器、熔断器等的多个其他装置。参照图1和图2，方法100以步骤102开始，其中，提供了在基板202上方的虚拟栅叠层220。基板202可以包括硅基板。作为选择，基板202可以包括锗化硅、砷化镓、或者其他适当半导体材料。基板202可以进一步包括诸如各种掺杂区域、埋置层、和/或外延层的其他部分。此外，基板202可以为诸如绝缘体上的硅(SOI)或者蓝宝石上的硅的绝缘体上的半导体。在其他实施例中，基板202可以包括掺杂外延层、梯度半导体层、和/或可以进一步包括诸如在锗化硅层上的硅层的覆盖不同类型的另一半导体层的半导体层。在其他实例中，化合物半导体基板202可以包括多层硅结构或者硅基板可以包括多层化合物半导体结构。基板202包括顶面20k。基板202可以进一步包括有源区204和隔离区(未示出)。有源区204可以包括根据如在本领域中已知的设计要求的各种掺杂配置。在本实施例中，可以通过诸如磷或者砷、和/或其组合的η型掺杂物来掺杂有源区204。根据本专利技术的多个方面将有源区204配置为P型场效应晶体管200。可以在基板202上形成隔离区(未示出)以隔离多个本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：郑振辉，冯家馨，黄立平，吕伟元，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。