一种用于预估MOS管的阈值电压的方法技术

本发明专利技术涉及一种用于预估MOS管的阈值电压的方法，所述方法包括以下步骤：在制备所述MOS管之前制备测试片，所述测试片具有所述MOS管的MOS电容结构，其中使用制备所述MOS管的同一等离子薄膜沉积工艺设备来制备所述MOS电容结构中的栅极；测量所述测试片的C-V曲线；根据所测得的C-V曲线确定所述测试片的等离子损伤程度；以及根据所确定的等离子损伤程度预估所述MOS管的阈值电压。通过本发明专利技术的方法可以大大缩短铝制栅极MOS管生产线的循环时间，从而有利于生产商抢占市场，提高经济效益。

【技术实现步骤摘要】

本专利技术涉及一种用于预估MOS管的阈值电压的方法。
技术介绍
金属-氧化物-半导体(MOS,Metal-Oxide-Semiconductor)器件是半导体器件向高密度和小尺寸发展的主要驱动力。MOS结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。MOS晶体管构成的集成电路称为MOS集成电路，而PMOS管和NMOS管共同构成的互补型MOS集成电路即为CM0S-1C。图1示出了 MOS管的基本工作原理。以N型MOS管为例，当在NMOS的金属栅极施加相对于源极的正电压时，栅极的正电荷在P型硅衬底上感应出等量的负电荷，随着Vgs的增加，衬底中接近二氧化硅氧化物层的表面处的负电荷也越多。当Ves比较小时，栅极的正电荷还不能使硅-二氧化硅界面处积累可运动的电子电荷，仅形成带固定负电荷的耗尽层。这时，虽然有漏极相对于源极的正电压Vds的存在，但因为没有可运动的电子，所以并没有明显的源漏电流出现。随着Vffi不断增大，耗尽层向衬底下部延伸，并有少量的电子被吸弓I到表面，形成可运动的电子电荷，随着Vffi的增加，表面积累的可运动电子数量越来越多。当电子积累达到一定水平时，表面处的半导体中的多数载流子变成了电子，即相对于原来的p型半导体具有了 N型半导体的导电性质，这种情况称为表面反型。当NMOS晶体管表面达到强反型时所对应的值，称为NMOS晶体管的阈值电压VU阈值电压Vt是MOS管最重要的参数之一，其将直接影响到电路的功能和产品的良率。影响阈值电压的因素之一是作为介质的二氧化硅(栅介质层)中的电荷以及电荷的性质。MOS晶体管中的栅介质层通常由硅衬底在高温下氧化形成，即形成图1中的二氧化硅层。对于铝栅器件，即以铝为栅电极的MOS管而言，由于通常会在高电压高磁场的等离子环境下进行铝溅射，因此会有大量的电荷被栅介质层收集并且无法被导出。在如此制成的MOS管被投入使用时，这些电荷会对电场产生屏蔽作用，从而影响阈值电压。为解决这个问题，目前业界普遍采用在经过铝溅射后先行制备数片用于参数测试，根据参数测试的结果来判断目前的工艺条件是否合格。然而，采用先行片的缺点在于产品需要在线等待先行片的结果，这通常需要2 3天的时间。而每当铝溅射机台进行计划维护或维修之后，产品的阈值电压又会有漂移，这就需要重新制备先行片。众所周知，在竞争激烈的电子行业，时间就是市场占有率，谁赢得了先机，就能占有更大的战场，因此使用这种传统的方法将很有可能带来巨大的损失。
技术实现思路
有鉴于此，本专利技术的目的在于以更方便并且成本更低的方法预估MOS管的阈值电压，从而有效地控制最终产品的性能以及良率。为实现上述目的，本专利技术提供了一种用于预估MOS管的阈值电压的方法，所述方法包括以下步骤:在制备所述MOS管之前制备测试片，所述测试片具有所述MOS管的MOS电容结构，其中使用制备所述MOS管的同一等离子薄膜沉积工艺设备来制备所述MOS电容结构中的栅极；测量所述测试片的C-V曲线；根据所测得的C-V曲线确定所述测试片的等离子损伤程度；以及根据所确定的等离子损伤程度预估所述MOS管的阈值电压。优选地，在预防保养或者维修所述等离子薄膜沉积工艺设备之后制备所述测试片。优选地，所述等离子薄膜沉积工艺为物理气相沉积工艺。在一些实施例中，所述等离子薄膜沉积工艺为磁控溅射镀膜，并且所述等离子薄膜沉积工艺设备为磁控溅射镀膜机台。优选地，制备测试片包括提供衬底、在所述衬底上沉积栅介质层并且通过等离子薄膜沉积工艺在所述栅介质层上制备所述栅极。优选地，所述栅介质层的厚度在0-1000 A的范围内，所述栅极的厚度也在0 1000 A的范围内。优选地，所述栅介质层由二氧化硅SiO2制成，并且其中所述栅极由金属铝制成。本专利技术还提供了制备MOS管的方法，所述方法包括:使用上述任意一种方法预估所述MOS管的阈值电压；根据预估得到的阈值电压判断将用于制备所述MOS管的工艺条件是否合格；在所述工艺条件合格的情况下制备所述MOS管。本专利技术摒弃了传统的通过制备具有MOS管产品最终结构的先行片来评估工艺条件的方法。根据本专利技术所提供的方法，通过分析等离子薄膜沉积工艺对仅包括MOS电容结构的测试片造成的损伤来预估MOS管产品的阈值电压将大大缩短生产线的循环时间，从而有利于生广商抢占市场，提闻经济效益。附图说明以下将结合附图和实施例，对本专利技术的技术方案作进一步的详细描述。其中:图1示出了 MOS管的基本工作原理。图2示出了根据本专利技术的实施例的测试片的结构。图3为根据本专利技术的实施例预估MOS管的阈值电压的流程图。具体实施例方式为使本专利技术的上述目的、特征和优点更加明显易懂，以下结合附图和具体实施例进一步详细描述本专利技术。需要说明的是，附图中的各结构只是示意性的而不是限定性的，以使本领域普通技术人员能够最佳地理解本专利技术的原理，其不一定按比例绘制。图2示出了根据本专利技术的实施例的测试片200的结构。如图2所示，不同于包括完整的MOS管结构的先行片，测试片200仅包括衬底203、栅介质层202以及金属栅极201。对比图1可以看出，测试片200包括了 MOS管中最基本的MOS电容结构，其中包括了会对MOS管的阈值电压产生很大影响的栅介质层。以金属栅极的材料为铝的铝制栅极MOS管为例，在制备测试片200时首先提供衬底203，其可以是P型或者N型半导体硅衬底。然后，可以例如通过对衬底203进行热氧化操作在该衬底上形成具有目标厚度的栅氧化层作为栅介质层202。最后，在所述栅氧化层表面镀敷金属铝膜，这通常可以使用物理气相沉积方法来实现，例如真空蒸镀、溅射镀膜、电弧等离子体镀等等。以磁控溅射镀膜为例，将测试片200的衬底及栅介质层部分置于真空腔室中，在电场和磁场的共同作用下使高能等离子体轰击铝靶材表面，使溅出的铝原子沉积在栅介质层表面，由此形成铝膜。由于处在高电压高磁场的等离子氛围中，靠近测试片200表面的空间电荷将进入栅介质层202，导致大量电荷将滞留在该层中，对其造成等离子损伤。对于通过上述工艺过程制备的MOS管而言，这种等离子损伤将使得其阈值电压产生偏移。根据本专利技术的方法，只需要在上述测试片200的基础上进行测量和分析就可以对阈值电压的偏移进行预估，而不需要做出完整的MOS管产品。因此，本领域的技术人员能够清楚地认识到，为了实现预估MOS管阈值电压的目的，制备测试片200所使用所有工艺流程及相应的设备都与制备MOS管中的对应部分所采用的工艺流程及设备完全一致，而上述工艺步骤也是制备相应的MOS管所需要的流程。在MOS管的制备过程中，可以例如用磁控溅射镀膜机台(Metal Sputter)来实现栅极金属膜的镀敷。因此，在一些实施例中，可以选择在预防保养或者维修该磁控溅射镀膜机台之后制备所述测试片以进行测试分析，从而每次在这样的情况下对将要制备的MOS管的阈值电压进行重新估计。在实践中，铝制栅极MOS管的栅介质层通常在铝溅射过程中直接暴露在等离子环境下，因此尤其适用本专利技术所提供的方法。然而，本领域的技术人员应理解的是本专利技术的方法也适用于对其他采用相似工艺制备的并且具有相似结构的MOS管的阈值电压进行预估。下面结合图3所示的流程图来详细描述本专利技术所提供的方法。如图3所示，首先在步骤S301中制备测试片，所述测试片根本文档来自技高网...

【技术保护点】
一种用于预估MOS管的阈值电压的方法，其特征在于，所述方法包括以下步骤：在制备所述MOS管之前制备测试片，所述测试片具有所述MOS管的MOS电容结构，其中使用制备所述MOS管的同一等离子薄膜沉积工艺设备来制备所述MOS电容结构中的栅极；测量所述测试片的C?V曲线；根据所测得的C?V曲线确定所述测试片的等离子损伤程度；以及根据所确定的等离子损伤程度预估所述MOS管的阈值电压。

【技术特征摘要】
1.一种用于预估MOS管的阈值电压的方法，其特征在于，所述方法包括以下步骤: 在制备所述MOS管之前制备测试片，所述测试片具有所述MOS管的MOS电容结构，其中使用制备所述MOS管的同一等离子薄膜沉积工艺设备来制备所述MOS电容结构中的栅极； 测量所述测试片的C-V曲线； 根据所测得的C-V曲线确定所述测试片的等离子损伤程度；以及 根据所确定的等离子损伤程度预估所述MOS管的阈值电压。2.按权利要求1所述的方法，其特征在于，其中在预防保养或者维修所述等离子薄膜沉积工艺设备之后制备所述测试片。3.按权利要求1所述的方法，其特征在于，其中所述等离子薄膜沉积工艺为物理气相沉积工艺。4.按权利要求1所述的方法，其特征在于，其中所述等离子薄膜沉积工艺为磁控溅射镀膜，并且所述等离子薄膜沉积工艺...

【专利技术属性】
技术研发人员：王者伟，曾令旭，牟亮伟，黄兆兴，
申请(专利权)人：无锡华润上华科技有限公司，
类型：发明
国别省市：